DW1000 有线同步

翻译自 官方 APS007
基站节点的 RTLS - TDOA方案  有线同步的实现方式.

通讯框架:
1. Tag 周期性发出blink消息,  多个 anchor收取并记录收取时间点, 在比较时间点的不同确定Tag的位置.  这个可以用于多 Tag 定位. 

2. TDOA的基本原则为 anchor之间的时间需要同步. 


时钟同步很必要, anchor不能使用独立时钟(有温漂补偿的晶振也不可以), 因为时间为ppm级别需要很精细. 有很多种方法可以做到时钟同步, 一种常用的方法就是有线同步.

1. 最小需要一个 38.4MHz的同步时钟源. 在DW1000内部, 38.4MHz时钟被13倍频到499.2MHz.  然后被4分频到 124.8MHz (用于系统计数).

皮秒，符号ps（英语：picosecond ）.
1皮秒等于一万亿分之一秒（10-12秒）
1,000 皮秒 = 1纳秒
1,000,000 皮秒 = 1微秒
1,000,000,000 皮秒 = 1毫秒
1,000,000,000,000 皮秒 = 1秒
124.8Mhz = ?7.6416211250500801282051282051282e-9? 秒 = 7.642 毫秒

硬件部署上: (有两种方案)
1. 仅时钟同步
2. 时钟和同步信号

参数	有Clock,无SYNC	Clock + Sync
基站间的误差	1. 线缆的传输误差 2. 各个Anchor的初始时钟值误差	线缆传输误差
校准方法	使用不同的Tag 确定上面的两个误差	线缆误差是固定的
校准时机	每次开机需要同步时	安装部署时进行一次.

从工程角度上看, clock + sync 比较适合. 


DW1000的SYNC脚可被用于重置系统时钟计数为0, 可用户解决起始时钟的初始化问题. (注意: sync也有传输delay的问题.)
也可以把sync信号嵌入到 clock 信号中, 但不利于信号恢复的原则, 不建议使用.

要使用SYNC需要在软件中使能OSTR(OneShotTimebaseReset). 
Clock+SYNC的好处为物理部署完毕后, 所有的误差参数都是固定值, 运行期间仅需要发送SYNC同步即可. 确定误差参数仅需要通过几个Tag来确定即可.

Clock & SYNC generation unit
一般使用  CAT5电缆无屏蔽双绞线, 不要超过 100m.
SYNC脚为软件控制.

中继: repeater units
硬件实现:
100m的CAT5线会有12.5dB的衰减, 影响clock的振幅. 所以必须在DW1000的EXTCLK中保证相位OK.
建议的实现为:
使用 Si5317 jitter cleaner, 可以提供 38.4MHz的时钟.
ADCMP600 快速比较器系列.  能接受不同的输入信号, 输出CMOS级别的输出.


0: 发送同步Sync信号使能
1: 接受同步Sync信号使能.
2. 等待外部Sync信号的时间
3. SYNC重置时间使能.

要进入 OSTR模式, 需要设置WAIT为合适的值. 当EXT_CLK捕获到 SYNC的高电平时, OSTR会初始化, 从而PLL的多个计数器被重置, 然后重新被EXT_CLK计数, 当EXT_CLK的计数于WAIT的值相等时, 将重启计数器, 同时引起一个 Clock Demain Transfer. 

软件部分:
1. 确定各个anchor的位置
2. 校准的tag位置.
3. 确定何时以及频度进行SYNC. 
4. 同步过程(建议):  

system controller central location engine (CLE) 控制中心发送命令到anchor.
anchor准备OSTR. 停止运行TOA步骤, 配置OSTR, 返回CLE已经准备好 ready 的信号.
CLE收到所有ready信号, 则产生clock和SYNC
anchor则获得了OSTR的中断. 上报时间点到CLE.

校准固定偏移量 Calibrating out fixed offsets

CLE会从参考tag中平均TOA的值. 因为知道<参考tag>以及各个anchor的位置. 在一段时间(或者几个TOA结构)后, 即可计算出偏移.