如需要绘制PCB，设计电路可以和我联系。sunhenu@163.com.
发布时间：2014-03-31 09:55:11
窗口看门狗（WWDG）通常被用来监测由外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行序列而产生的软件故障。除非递减计数器的值在 T6 位 （WWDG->CR 的第六位）变成 0 前被刷新，看门狗电路在达到预置的时间周期时，会产生一个 MCU 复位。在递减计数器达到窗口配置寄.........【阅读全文】
发布时间：2014-03-06 08:36:59
cadence capture在create netlist时出错：can not open allegro.cfg for reading。图片忘记截取了。 计算机先前装的是15.7的版本，后来换成了16.3。我用16.3打开一个新工程，在导网表的时候出错了，提示：can not open ……allegro.cfg for reading。当时也没看仔细，以为是这个文件设置成只读了.........【阅读全文】
发布时间：2014-03-04 12:41:49
在设计一个带MCU或者ARM系统电路时候，经常遇见MCU的VCC是3.3V，但是外围电路需要5V。有时候是反过来。虽然现在MCU的IO都声称支持TTL电平，但是我们谁也不想将MCU的IO口直接接上5V,即使IO口先串联一个电阻，然后再接上5V，这样总是不放心，担心烧掉MCU，再说了，MCU声称IO口支持TTL电平，但是并不.........【阅读全文】
发布时间：2013-10-03 15:44:25
利用Verilog语言实现对一个8位数据进行奇偶检验，具体方法如下，实现奇偶检验的算法就是，如果是偶校验，只要将该8位数据第一位和第二位进行异或，然后将得到的结果和第三位异或，依次下去，直到和第七位异或，这样得到的最后结果，就是偶校验位；如果是奇校验，将上面的偶校验位取反即可。下面的一段小程序就是实现该功.........【阅读全文】
