Chinaunix首页 | 论坛 | 博客
  • 博客访问: 1916171
  • 博文数量: 187
  • 博客积分: 1457
  • 博客等级: 上尉
  • 技术积分: 2422
  • 用 户 组: 普通用户
  • 注册时间: 2012-04-13 09:41
个人简介

如需要绘制PCB,设计电路可以和我联系。sunhenu@163.com.

文章分类

全部博文(187)

文章存档

2017年(2)

2016年(2)

2015年(7)

2014年(13)

2013年(80)

2012年(83)

发布时间:2015-06-11 08:55:08

http://blog.sina.com.cn/s/blog_518318f50100jz2b.html1: 在原理图中让一对网络前缀相同,后缀分别为_N 和_P,并且加上差分队对指示。在原理图中,让一对网络名称的前缀名相同,后缀分别为_N 和_P,左键点击Place\ Directives\Differential Pair,这时,鼠标上就出现差分队对指示标志,给差分对的两根线都加上差分队.........【阅读全文】

阅读(4488) | 评论(0) | 转发(0)

发布时间:2015-05-22 11:27:59

因为工作需要就制作了2款核心板,原本打算购买现成的,实际询问才发现,CPLD和FPGA的核心板做的太粗糙,芯片的管脚滤波电容就不加。果断的独立自主,自力更生,自己动手,丰衣足食啊。EPM1270核心板正面EPM1270核心板背面EP1C3核心板正面EP1C3核心板背面.........【阅读全文】

阅读(780) | 评论(0) | 转发(0)

发布时间:2015-05-21 09:32:37

在设计FPGA项目的时候,对时钟进行约束,但是因为算法或者硬件的原因,都使得时钟约束出现超差现象,接下来主要就是解决时钟超差问题,主要方法有以下几点。第一:换一个速度更快点的芯片,altera公司的cyclone系列FPGA,有6,7,8速度等级的,8的最慢,6的最快,或者cyclone系统4,5更快的芯片,当然了成本会增加些的。第.........【阅读全文】

阅读(2184) | 评论(0) | 转发(1)

发布时间:2015-03-27 13:00:45

    最近做了一个关于CPLD的项目,其实也可以使用FPGA,但是为了成本就利用了CPLD,结果编译程序,时钟约束都是正常的,但是程序运行一段时间后出现异常,但是异常出现时间都不确定,最初还以为是自己程序的问题,改呀改呀,但是还是出现那个异常。郁闷了几天。    当然了也逼着自己将其算.........【阅读全文】

阅读(1416) | 评论(0) | 转发(0)

发布时间:2015-03-12 09:37:33

前面提到关于编译器优化问题,经过几天的试验,发现引起程序不能正确运行的原因是:优化选项中的公共表达式优化,这个主要针对在头文件中定义的define 语句 或者类似的变量和函数替代语句。我将define定义全部修改成函数形式,然后优化选项全部选中,编译程序运行,发现数字电位器MAX5477运行正常了。所以这里说一句吧.........【阅读全文】

阅读(754) | 评论(0) | 转发(0)
给主人留下些什么吧!~~
留言热议
请登录后留言。

登录 注册