Chinaunix首页 | 论坛 | 博客
  • 博客访问: 2289785
  • 博文数量: 187
  • 博客积分: 1457
  • 博客等级: 上尉
  • 技术积分: 2423
  • 用 户 组: 普通用户
  • 注册时间: 2012-04-13 09:41
个人简介

如需要绘制PCB,设计电路可以和我联系。sunhenu@163.com.

文章分类

全部博文(187)

文章存档

2017年(2)

2016年(2)

2015年(7)

2014年(13)

2013年(80)

2012年(83)

发布时间:2015-03-27 13:00:45

    最近做了一个关于CPLD的项目,其实也可以使用FPGA,但是为了成本就利用了CPLD,结果编译程序,时钟约束都是正常的,但是程序运行一段时间后出现异常,但是异常出现时间都不确定,最初还以为是自己程序的问题,改呀改呀,但是还是出现那个异常。郁闷了几天。    当然了也逼着自己将其算.........【阅读全文】

阅读(2251) | 评论(0) | 转发(0)

发布时间:2013-10-03 15:44:25

利用Verilog语言实现对一个8位数据进行奇偶检验,具体方法如下,实现奇偶检验的算法就是,如果是偶校验,只要将该8位数据第一位和第二位进行异或,然后将得到的结果和第三位异或,依次下去,直到和第七位异或,这样得到的最后结果,就是偶校验位;如果是奇校验,将上面的偶校验位取反即可。下面的一段小程序就是实现该功.........【阅读全文】

阅读(16640) | 评论(0) | 转发(0)

发布时间:2012-06-02 20:33:44

......【阅读全文】

阅读(30002) | 评论(5) | 转发(1)

发布时间:2012-05-22 19:52:08

......【阅读全文】

阅读(12132) | 评论(1) | 转发(0)

发布时间:2012-05-22 14:48:54

......【阅读全文】

阅读(2224) | 评论(0) | 转发(0)
给主人留下些什么吧!~~
留言热议
请登录后留言。

登录 注册