如需要绘制PCB，设计电路可以和我联系。sunhenu@163.com.
| 标题 | 阅读 | 评论 | 转发 | 发布日期 | |
|---|---|---|---|---|---|
| 不同时钟域之间的多周期路径约束 | 4480 | 0 | 0 | 2017-01-09 | |
| FPGA读正交信号 | 2081 | 0 | 0 | 2016-05-23 | |
| fpga利用FIFO存储高速ADC数据 | 9673 | 3 | 0 | 2016-05-16 | |
| EPM1270和EP1C3T144核心板 | 1458 | 0 | 0 | 2015-05-22 | |
| FPGA时钟约束时钟余量超差解决方法 | 3634 | 0 | 1 | 2015-05-21 | |
| 【推荐】 电源问题使得CPLD寄存器清零 | 2251 | 0 | 0 | 2015-03-27 | |
| 8位数据的奇偶校验verilog程序 | 16640 | 0 | 0 | 2013-10-03 | |
| USB接口芯片CY7C68013自动下载固件驱动程序的配置 | 30002 | 5 | 1 | 2012-06-02 | |
| AD9226的应用 | 12132 | 1 | 0 | 2012-05-22 | |
| FPGA读写2PORTRAM过程分析 | 2224 | 0 | 0 | 2012-05-22 |
