Chinaunix首页 | 论坛 | 博客
  • 博客访问: 624778
  • 博文数量: 149
  • 博客积分: 225
  • 博客等级: 二等列兵
  • 技术积分: 2269
  • 用 户 组: 普通用户
  • 注册时间: 2012-10-28 15:41
个人简介

心到 一切皆到

文章分类

全部博文(149)

文章存档

2014年(7)

2013年(134)

2012年(8)

我的朋友

发布时间:2013-05-07 22:57:51

1、在orcad中画好模块的原理图,设定好封装,做好drc,做好元件编号。2、检查元件属性是否设为current properties,其它设定可能出错。2、在annotate-->PCB edit reuse中,选中generate reuse module,renumber design for using modules,选中unconditional,其它不选。3、生成netlist.4、将netlist导入到allegro,.........【阅读全文】

阅读(1335) | 评论(0) | 转发(1)

发布时间:2013-05-07 22:41:19

以Cadence SPB16.2为例1. Display -> Parasitic, 查看任一段传输线的寄生参数, 结果如: Impedance : 197.820000 ohmInductance : 5.408900 nHCapacitance : 0.138219 pF (to SHIELD LAYER)Prop Delay : 0.02734 nsResistance : 21.292300 mOhm2. Display -> Segment over voids, 查看整板走线中, 参考不连续的.........【阅读全文】

阅读(4685) | 评论(0) | 转发(1)

发布时间:2013-05-07 22:03:25

orcad16.5 再学习 ......【阅读全文】

阅读(1558) | 评论(0) | 转发(1)

发布时间:2013-05-06 17:05:46

allegro 建立footprint步骤......【阅读全文】

阅读(2089) | 评论(0) | 转发(1)

发布时间:2013-05-06 17:03:10

1.在导入netlist之前,要设置好Pad,Psm,Dra的路径;2.在建立封装的时候,调用自己用pad designer建立的PAD之前,也是设置好pad所在的路径,不然是找不到自己建立的pad的,  这个问题困扰了好久,今天才解;......【阅读全文】

阅读(3463) | 评论(0) | 转发(1)
给主人留下些什么吧!~~
留言热议
请登录后留言。

登录 注册