心到 一切皆到
全部博文（149）
发布时间：2013-06-06 10:16:51
1、在orcad中画好模块的原理图，设定好封装，做好drc，做好元件编号。 2、检查元件属性是否设为current properties,其它设定可能出错。 2、在annotate-->allegro reuse中，选中generate reuse module,renumber design for using modules,选中unconditional,其它不选。 3、生成netlist. 4、将netlis.........【阅读全文】
发布时间：2013-05-17 23:00:15
1.比如许多GND，power，只要报GND，power引脚pin type设为power，导出netlist的时候就不会报错了！......【阅读全文】
发布时间：2013-05-16 23:09:35
1.allegro无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出，怎么办？ -------->设计人员应充分使用Allegro的Autosave功能，以避免各种情况下引起的数据丢失。提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。用Allegro打开该文件，另存为brd文件即可）---------.........【阅读全文】
发布时间：2013-05-15 23:26:04
1.如何在allegro中修改net？ 默认软件是关闭这项功能的； step： 【1】enable这项功能 【2】logic--->net logic,在右边option里面选择某一net或者新建net都可以，然后点击某个pin即可。 另外，也可以rename.........【阅读全文】
