系统架构---mips体系架构

   首先mips作为一个开放体系，自然有它的很多优点，当然它更偏重于服务器，高端点产品，而不像arm更在于低端产品和平台，比如智能机等.但是如果那大型的就不行了，首先主频就上不去.

   MIPS32架构中有32个通用寄存器，其中$0(无论你怎么设置，这个寄存器中保存的数据都是0)和$31(保存函数调用jal (JAL)的返回地址)有着特殊的用途，其它的寄存器可作为通用寄存器用于任何一条指令中 ;虽然硬件没有强制性的指定寄存器使用规则，在实际使用中，这些寄存器的用法都遵循一系列约定。这些约定与硬件确实无关，但如果你想使用别人的代码，编译器和操作系统，你最好是遵循这些约定。

     当然这里我们也只是作一个简单介绍(当然参考了网上资料，和书籍，英文版的datasheet还没敢细看！)，深入就要看具体手册了.

 寄存器编号 助记符 用法

<0>       zero      永远返回值为0

<1>        at        用做汇编器的暂时变量

<2-3>      v0, v1    子函数调用返回结果

<4-7>      a0-a3     子函数调用的参数

<8-15>    t0-t7      

<24-25>   t8-t9     暂时变量，子函数使用时不需要保存与恢复

<16-25>    s0-s7    子函数寄存器变量。子函数必须保存和恢复使用过的变量在函数 返回之前，从而调用函数知道这些寄存器的值没有变化。

<26,27>    k0,k1    通常被中断或异常处理程序使用作为保存一些系统参数

<28>       gp      全局指针。一些运行系统维护这个指针来更方便的

存取"static”和”extern” 变量。

<29>      sp       堆栈指针

<30>      s8/fp     第9个寄存器变量。子函数可以用来做桢指针

<31>      ra       子函数的返回地

  /*  黑体部分为特别关注 */

MIPS架构中没有X86中的PC(程序计数)寄存器，它的程序计数器不是一个寄存器。因为在MIPS这样具有流水线结构的CPU中，程序计数器在同一时刻可以有多个给定的值，如

jal指令的返回地址跟随其后的第二条指令。

...

jal printf

move $4, $6

xxx # return here after call

MIPS32中也没有条件码，比如在X86中常见的状态寄存器中的Z、C标志位在MIPS32中是没有的，但是MIPS32中是有状态寄存器

MIPS32中不同于其它的RISC架构的地方是其有整数乘法部件，这个部件使用两个特殊的寄存器HI、LO，并且提供相应的指令 mfhi/mthi,mthi/mtlo来实现整数乘法结果--hi/lo寄存器与通用寄存器之间的数据交换

它有cp0，可以配置cpu各个寄存器来实现特定功能（它是一组很多算是cpu配置寄存器）

常见的cpu控制寄存器：

SR( 状态寄存器) 12

Config (CPU参数设置寄存器)-16  

  /*  前两个在系统引导时用到 

加电后：你需要设置SR和Config寄存器，以确保CPU进入正确的引导状态，并且SR寄存器还设置了中断码。以决定系统响应哪些中断

*/

EPC (例外程序寄存器)13、

CAUSE(导致中断和异常的原因寄存器) 14、

BadVaddr(地址错误时存放地址的寄存器)8

Index-0、Random-1、EntryLo0-2、EntryLo1-3、EntryHi-10、PageMask

Count-9、Compare-11共同组成了高精度的时钟

    进入任何异常：处理任何例外都会调用一个“通用异常处理程序”。MIPS体系并没有为进入异常作任何的寄存器保存，也没有关于堆栈方面的任何支持，进入异常时唯一保存的就是异常返回地址保存在EPC中。所以这些都需要操作系统的软件实现。操作系统可以使用K0或者K1寄存器作为堆栈指针，指向某个位置，并且在需要保存的寄存器保存到这个栈上。然后通过Cause寄存器找到发生异常的原因，这样才能跳转到对应的中断处理程序中。从异常返回：从异常返回到EPC制定的地址之前要把CPU的状态回复到异常之前，好象什么事情都没有发生一样。在R3000中使用rfe指令作这样的事情，但是这条指令仅仅恢复了一些寄存器中的内容，但是并没有转移控制指令，你需要把EPC内容保存到一个通用寄存器中，然后调用jr指令返回到EPC指向的地址处，

 MIPS的存储管理模型：

MIPS32中的存储器模型被划分为四个大块，其中：

0x0000,0000~0x7fff,ffff(0~2G-1)    USEG

must be mapped (set page table and TLB)and set cache before use

0x8000,0000~0x9fff,ffff(2G~2.5G-1) KSEG0

directly mapped(no need to set page table and TLB) but need to set cache before use

0xa000,0000~0xbfff,ffff(2.5G~3G-1) KSEG1

directly mapped(no need to set page table and TLB) and never use cache

0xc000,0000~0xffff,ffff(3G~4G-1) KSEG2

must be mapped(set page table and TLB) and set cache before use

这样的存储器管理模型和X86差距比较大，X86有一个实模式，内核在启动保护模式之前，运行在实模式之下，直到设定了保护模式之后才能运行在保护模式下。在MIPS32中没有保护模式那么系统是如何启动的呢

MIPS32中的系统启动向量位于KSEG1中0xbf10,0000,由于KSEG1是directly mapped的，所以直接对应了物理地址0x1fc0,0000,你可以在内核中一直使用0xa000,0000~0xbfff,ffff之间的虚拟地址来访问物理地址0~512M-1,在设置了KSEG0的cache之后，也可一使用0x8000,0000~0x9fff,ffff之间的虚拟地址来访问0~512M-1之间的物理地址。对于512M以上的物理地址只能由KSEG2和USEG通过页表访问。

特定说明的寄存器：

MIPS32中的状态寄存器SR

状态寄存器来设置处理器的一些功能集合，包括设置

设置协处理器0~3的可用性的位CU0~CU3(28~31)

复位向量BEV

中断屏蔽位8~15

KUc、IEc0~1，基本的CPU保护单位

KUc为1时表示运行在内核态，为0时运行在用户模式。在内核态下，可以访问所有的地址空间和协处理器0,运行在用户态下值只能访问0x0000,0000~0x7fff,ffff之间的地址空间。

KUp、IEp2~3

当异常发生时，硬件把KUc、IEc的值保存到KUp、IEp中，并且将KUc、IEc设置为[1,0]--内核态、关中断。异常返回时 rfe指令可以把KUp、IEp的内容复制到KUc、IEc中

KUo、IEo

当异常发生时，硬件把KUp、IEp的值保存到KUo、IEo中；返回时把KUo、IEo的内容复制到KUp、IEp中。

上面三对KU/IE位构成了深度2的栈，异常发生时，硬件自动压栈，rfe指令从异常返回时，从栈中恢复数值

还有一些其它的功能和状态位，可以参考相应的文档

MIPS32中的Cause寄存器

BD位：EPC中正常情况下存放了发生异常的指令，但是当着条指令存放在调转指令的延迟槽中时，那么EPC中存放的是这个跳转指令，否则这条跳转指令将得不到执行。

IP位：告诉用户来临的中断

ExcCode：这是一个5位的代码，告诉你哪一条异常发生了，可以根据这个从通用异常处理程序跳装到特定异常处理程序中。