发布时间：2014-08-12 11:05:33

哈哈，期待的板子到了，终于可以开始玩了，Zynq开发，zynq的开发有四种方式，纯PL开发，纯PS开发（helloworld），PS+PL（无操作系统，跑裸跑程序），PS+PL（跑操作系统）。1.纯PL开发，这个和一般的xilinx的FPGA没有很大的区别。2.纯PS开发，典型的就是helloworld工程，这个看到了网友的有两种方式。注：这两.........【阅读全文】

发布时间：2014-08-12 11:04:32

一ubuntu12.04安装（一） 从今天起，也开始学习zedboard了，好好加油！！！博客只为记录自己的学习的点滴。zedboard的学习必须要有一个linux的环境，我这里选择装双系统。首先，在ubuntu的官网上下载ubuntu12.04LTS版本，大概700M，是一个iso文件，里面包括了一个wubi，我是利用wubi安装的。不用解压文.........【阅读全文】

发布时间：2014-08-12 10:58:37

前面虚拟机安装ubuntu12.04已经完成，按照之前的方法安装交叉编译环境也很顺利，要写能在板子上运行的驱动程序，必须要编译内核，首先下载内核。       使用git命令下载似乎不是很好使，https://github.com/Digilent/linux-digilent/releases，我下载的是3.3的那个。 1:解压源码：&.........【阅读全文】

发布时间：2014-07-30 14:24:48

在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具，在进行FPGA/CPLD的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下Xilinx FPGA时序约束设计和分析。　　.........【阅读全文】

发布时间：2014-07-30 14:23:07

通过观察波形可以确定以下情况： 是否有数据接收或发送； 数据是否正确； 波特率是否正确；一、串行数据的格式异步串行数据的一般格式是：起始位+数据位+停止位，其中起始位1 位，数据位可以是5、6、7、8位，停止位可以是1、1.5、2位。起始位是一个值为0的位，所以对于正逻辑的TTL电平，起始位是一位时间的低.........【阅读全文】