Xilinx资深FAE现身说教:在FPGA设计环境中加时序约束的技巧

RobinXiangZhi的ChinaUnix博客

首页　| 　博文目录　| 　关于我

RobinXiangZhi

博客访问： 242728
博文数量： 36
博客积分： 0
博客等级：民兵
技术积分： 730
用户组：普通用户
注册时间： 2014-07-30 14:04

文章分类

全部博文（36）

Matlab（2）
视频图像（0）
zedboard li（22）
高速接口（0）
硬件设计（0）
测试（1）
通信总线（1）
Xilinx FPGA（10）

PCIe（1）
未分配的博文（0）

文章存档

2014年（36）

我的朋友

最近访客

推荐博文

Xilinx资深FAE现身说教:在FPGA设计环境中加时序约束的技巧

发布时间：2014-10-15 12:05:10

在给 FPGA 做逻辑综合和布局布线时，需要在工具中设定时序的约束。通常，在 FPGA　　中都包含有4 种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入　　到输出的纯组合逻辑。通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最　　优化的结果。下面对这几种路径分别进行讨论.........【阅读全文】

阅读(3673) | 评论(0) | 转发(1)

SRAM时序约束

发布时间：2014-10-14 13:44:05

SRAM使用的是ISSI的61LV5128，8位宽，19条地址线。FPGA内部有一个地址产生计数单元，因此数据读操作时输出管脚的时序起点就是这些地址产生单元。因为希望快速读SRAM，所以状态机代码读SRAM是第一个时钟周期送地址（SRAM的OE#信号始终接地），第二个时钟周期读数据。系统时钟使用的是50MHz（20ns），SRAM的标称读写速度可.........【阅读全文】

阅读(1761) | 评论(0) | 转发(0)

windriver安装

发布时间：2014-09-04 12:58:10

3.2. WinDriver Installation Process3.2.1. Windows WinDriver Installation Instructions Driver installation on Windows requires administrator privileges..........【阅读全文】

阅读(4095) | 评论(0) | 转发(0)

Xilinx FPGA的约束设计和时序分析总结 (转)

发布时间：2014-07-30 14:24:48

在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具，在进行FPGA/CPLD的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下Xilinx FPGA时序约束设计和分析。　　.........【阅读全文】

阅读(1512) | 评论(0) | 转发(1)

给主人留下些什么吧！~~

留言热议

请登录后留言。

登录注册

感谢所有关心和支持过ChinaUnix的朋友们

16024965号-6