VerilogHDL实现50%占空比三分频_龙腾九空-ChinaUnix博客

zfylong

首页　| 　博文目录　| 　关于我

龙腾九空

博客访问： 293132
博文数量： 12
博客积分： 0
博客等级：民兵
技术积分： 65
用户组：普通用户
注册时间： 2014-12-02 14:28

个人简介

喜爱嵌入式开发，公路骑行爱好者。

文章分类

全部博文（12）

嵌入式Linux（1）
未分配的博文（11）

文章存档

2019年（1）

2018年（4）

2018年08月（4）

2015年（4）

2014年（3）

我的朋友

最近访客

推荐博文

VerilogHDL实现50%占空比三分频

发布时间：2018-08-11 16:17:30

always @(posedge sys_clk_12288khz or negedge sys_nrst) if (~sys_nrst) _step_1 <= 2'b00; case (_step_1) 2'b01 : _step_1 <= 2'b10; default : _step_1 <= 2'b00;endalways @(negedge sys_clk_12288khz or negedge sys_nrst) .........【阅读全文】

阅读(3195) | 评论(0) | 转发(0)

nau85l40音频采集verilog code（I2S）

发布时间：2018-08-11 14:23:34

module NAU85L40_recvdata_module(//INPUT sys_nrst, audio_bclk, //16KHZ*32bits.........【阅读全文】

阅读(2661) | 评论(0) | 转发(0)

Ubuntu+Eclipse构建STM32工程

发布时间：2018-08-11 13:19:33

几年前整理的，上传图片比较麻烦，详见文件吧。ubuntu+eclipse构建STM32工程.pdf......【阅读全文】

阅读(1239) | 评论(0) | 转发(0)

Git日常工作流程

发布时间：2018-08-11 13:09:47

simple git daily work flow......【阅读全文】

阅读(1051) | 评论(0) | 转发(0)

给主人留下些什么吧！~~

留言热议

请登录后留言。

登录注册

感谢所有关心和支持过ChinaUnix的朋友们

16024965号-6