发布时间：2013-12-12 13:17:00
OverviewXDC 是Synopsys Design Contstraints 和 Xilinx专有约束的集合。XDC 还是TCL 命令Vivado Design Suite synthesis and implementation tools are timing driver.1) 方法一： 通过添加constrain 文件来添加Open Synthesized Design --> Edit Timing Constraints 2) 方法二.........【阅读全文】
发布时间：2013-05-25 16:25:49
转载： 电路设计中，我们有时会用到一些以前编写过的设计代码。通常这时比较好的做法是把这些类似的可以复用的模块，独立定做成一个IP块以备以后需求。IP核的设计在许多EDK里均是有提供的。因为一直用的都是xilinx的板子，故这里主要提及的是调用ISE的IP。 最近忙.........【阅读全文】
