Makefile中的特殊符号

Makefile中命令前的@和-符号

如果make执行的命令前面加了@字符，则不显示命令本身而只显示它的结果; Android中会定义某个变量等于@，例如 hide:= @

通常make执行的命令如果出错（该命令的退出状态非0）就立刻终止，不再执行后续命令，但如果命令前面加了-号，即使这条命令出错，make也会继续执行后续命令。

通常rm命令和mkdir命令前面要加-号，因为rm要删除的文件可能不存在，mkdir要创建的目录可能已存在，这两个命令都有可能出错，但这种错误是应该忽略的
Makefile 中:= ?= += =的区别

在Makefile中我们经常看到 = := ?= +=这几个赋值运算符，那么他们有什么区别呢？我们来做个简单的实验

新建一个Makefile，内容为：
ifdef DEFINE_VRE
    VRE = “Hello World!”
else
endif

ifeq ($(OPT),define)
    VRE ?= “Hello World! First!”
endif

ifeq ($(OPT),add)
    VRE += “Kelly!”
endif

ifeq ($(OPT),recover)
    VRE := “Hello World! Again!”
endif

all:
    @echo $(VRE)

敲入以下make命令：
make DEFINE_VRE=true OPT=define 输出：Hello World!
make DEFINE_VRE=true OPT=add 输出：Hello World! Kelly!
make DEFINE_VRE=true OPT=recover  输出：Hello World! Again!
make DEFINE_VRE= OPT=define 输出：Hello World! First!
make DEFINE_VRE= OPT=add 输出：Kelly!
make DEFINE_VRE= OPT=recover 输出：Hello World! Again!

从上面的结果中我们可以清楚的看到他们的区别了
= 是最基本的赋值
:= 是覆盖之前的值
?= 是如果没有被赋值过就赋予等号后面的值
+= 是添加等号后面的值

之前一直纠结makefile中“=”和“:=”的区别到底有什么区别，因为给变量赋值时，两个符号都在使用。网上搜了一下，有人给出了解答，但是本人愚钝，看不懂什么意思。几寻无果之下，也就放下了。今天看一篇博客，无意中发现作者对于这个问题做了很好的解答。解决问题之余不免感叹，有时候给个例子不就清楚了吗？为什么非要说得那么学术呢。^_^

      1、“=”

      make会将整个makefile展开后，再决定变量的值。也就是说，变量的值将会是整个makefile中最后被指定的值。看例子：

            x = foo
            y = $(x) bar
            x = xyz

      在上例中，y的值将会是 xyz bar ，而不是 foo bar 。

      2、“:=”

      “:=”表示变量的值决定于它在makefile中的位置，而不是整个makefile展开后的最终值。

            x := foo
            y := $(x) bar
            x := xyz

      在上例中，y的值将会是 foo bar ，而不是 xyz bar 了。

几个Makefile例子

主Makefile:

 

CURDIR := $(shell pwd)
include $(CURDIR)/config.mk

SHARELIBS := uimmshare   param  comm  global
MODULES :=   hdtst  mntn  bst   

all :

 for module in $(MODULES); do make -w -C $$module all; done  //到子目录去执行里面的Makefile，这里与shell编程相结合了
 for module in $(MODULES); do make -w -C $$module ; done
 
share : 
 for module in $(SHARELIBS); do make -w -C $$module all; done
 for module in $(SHARELIBS); do make -w -C $$module ; done
 
clean :  
 for module in $(MODULES); do make -w -C $$module clean; done
 
 
share_clean :  
 for module in $(SHARELIBS); do make -w -C $$module clean; done

 

 

子Makefile:

 

TOPDIR := $(shell pwd)
ROOTDIR := $(shell cd ..; pwd)

include $(ROOTDIR)/config.mk
LIB = $(shell basename $(TOPDIR)).$(LIB_TYPE)

SOURCE := $(wildcard *.c) $(wildcard *.cpp)  //这个也很有用
OBJS := $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCE)))  //还有这个 

all: $(LIB)
$(LIB): $(OBJS)
ifeq ($(LIB_TYPE),a)
 $(AR) crsv $@ $(OBJS)  //编译静态库
 -mv $@ $(ROOTDIR)/appfs/lib/$(TARGET_ARCH)/lib$@
else 
 $(CC) -fpic -shared -o $@ $(OBJS)
 -mv -f $@ $(ROOTDIR)/appfs/lib/$(TARGET_ARCH)/lib$@
ifeq ($(TARGET_ARCH), arm)
 $(STRIP) $(ROOTDIR)/appfs/lib/$(TARGET_ARCH)/lib$@
endif
endif

.PHONY : depend clean clean_obj clean_depend
depend: Makefile $(SOURCE)
 $(CC) -M $(CFLAGS) $(SOURCE) > .depend

clean : clean_obj clean_depend

 -rm -f $(ROOTDIR)/appfs/lib/$(TARGET_ARCH)/lib$(LIB)
 
clean_obj :
 -rm -f *.o
 
clean_depend :
 -rm -f .depend
 
sinclude .depend

 

 

 

另附上几个简单的Makefile:

１.

CURDIR := $(shell pwd)
MODULES := 1 2 3

all:
 for module in $(MODULES); do make -w -C $$module; done
#%.o:%.c
# $(CC) $(CFLAGS) -c $< -o $@  //这两个也很有用

clean:
 make -C 3 clean
 rm -vf main

 

２.

TOPDIR := $(shell pwd)
ROOTDIR := $(shell cd ..; pwd)

SRC=main.c
OBJS=main.o
CC=gcc
CFLAGS=-Wall -O -g

#all:  $(OBJS)
$(OBJS): $(SRC)
 $(CC) $(CFLAGS) -I$(ROOTDIR)/xx/ -c $< -o $@  //这里用到了-I来包含非当前目录下的头文件
 -mv $@ $(ROOTDIR)/yy/$@
clean:
 -rm -f *.o

 

３.

CUDIR := $(shell pwd)
ROOTDIR := $(shell cd ..; pwd)
CFLAGS := -I$(ROOTDIR)/t/h/
hello:hello.c
 gcc $< $(CFLAGS) -o $@

转载：
http://www.cnblogs.com/MyEyes/archive/2012/01/12/2320505.html

http://www.cnblogs.com/wanqieddy/archive/2011/09/21/2184257.html
http://blog.chinaunix.net/uid-8038341-id-179315.html