ISE中如何define macro_hzc191025-ChinaUnix博客

Chinaunix首页 | 论坛 | 博客

超越时空思念

首页　| 　博文目录　| 　关于我

博客访问： 122196
博文数量： 69
博客积分： 10
博客等级：民兵
技术积分： 678
用户组：普通用户
注册时间： 2011-03-05 16:46

个人简介

做一个技术的狂热追求者

文章分类

全部博文（69）

SDR（1）
开发（6）
wifi（5）
数字信号处理（4）
工具（16）
心记（1）
语言（2）

python（2）
操作系统（11）

driver（1）
FPGA（5）
DSP（4）
硬件（0）
嵌入式（5）
编译（9）
未分配的博文（0）

文章存档

2019年（1）

2017年（3）

2016年（4）

2015年（42）

2014年（18）

2013年（1）

我的朋友

最近访客

推荐博文

ISE中如何define macro

发布时间：2014-12-09 18:30:39

设计中经常会定义macro来简化设计，尤其是在某个.v文件多个地方或者多个.v文件都用到某一常量时，定义macro就非常方便。注：所谓macro就是verilog中用`define 所定义的常量，或者开关如 `define DLY #1 &n.........【阅读全文】

阅读(2316) | 评论(0) | 转发(0)

给主人留下些什么吧！~~

留言热议

请登录后留言。

关于我们 | 关于IT168 | 联系方式 | 广告合作 | 法律声明 | 免费注册

Copyright 2001-2010 ChinaUnix.net All Rights Reserved 北京皓辰网域网络信息技术有限公司. 版权所有

感谢所有关心和支持过ChinaUnix的朋友们