MIPI接口，全称Mobile Industry Processor Interface接口，设计的初衷是为了标准化移动设备中不同组件（包括摄像头、显示屏、射频/基带、存储接口）的接口，减少手机设计复杂程度和增加设计灵活性。
随着智能手机、平板电脑等移动设备海量的出货量，MIPI 接口已广泛应用在显示屏、摄像头、存储、SOC平台这些关键器件组件的接口，MIPI也成了硬件工程师经常要接触到的一种接口。MIPI D-PHY是MIPI协议族中的一个（还有C-PHY,M-PHY），D-PHY定义了一种源同步，高速，低功耗，低成本的物理层，DPHY支持DSI （串行显示接口）和CSI（串行摄像头接口）两种接口。今天聊下面试时MIPI DPHY常见问题。
主从模式。MIPI DPHY接口是点对点通信，主从模式，源同步，时钟必须是主发出的。
常见问题：1个MIPI DPHY接口{BANNED}{BANNED}{BANNED}{BANNED}最佳佳佳佳多支持几个设备？是否有主从？如何判断哪个是主哪个是从？给出一个连接拓扑，标注了时钟和数据的方向，问哪个是主哪个是从？
2. MIPI DPHY接口的信号。DPHY接口一组信号叫1个lane，DPHY接口至少要有1个clock lane和1个data lane，至多有1个clock lane和4个data lane。data lane的结构如下图，在line Side那边至少包含了TX/CD,RX/CD,TX/RX/CD（connection detect）；LP和HS总是成对出现的。
常见问题如让画出xx项目DHPY连接框图并标注数据流向；给出不同的连接框图例如1clk/1dat，2dat，1clk/3dat，1clk/4dat，1clk/5dat问哪些是合理的。
3. 时钟是单向，数据可以是双向，传输方向速率不对称。数据data可以从主到从，典型DSI；也可以由从到主，典型CSI；也可以双向，通过data收发控制命令。
常见问题：给出一个框图，让标注时钟和数据方向；画出你xx项目里面处理器和xx显示/摄像头MIPI连接示意图并标数据方向。
4. 时钟是双边沿时钟，double data rate，计算速率时要乘2。
常见问题：给出一个拓扑图，1clk 2data lane，并给出时钟频率300MHz，问每个data lane的通信速率，整个接口的通信速率，（300*2Mbps，300M*2*2bps）；若还需增加通信速率可以怎么做，有什么风险吗？（提高时钟频率，加lane；提频率有信号完整性风险，加lane要增加互联的信号数量）。你xx项目用的clk频率是多少，整个接口数据率是多少？
5. 信号模式/类型：高速HS, 低功耗LP mode。MIPI DPHY电信号有两种类型，高速传输数据时是High Speed模式，是小幅值差分信号；传输指令，空闲时切换到Low Power模式，是较高幅值的单端信号。不同工作模式下信号传输速率也不同，HS mode 从1.0Gbps到1.1版本的1.5Gbps，?到1.2版本的2.5Gbps，?2.0版本4.5Gbps，?3.0版本中9Gbps。LP mode max 10Mbps。
常见问题：MIPI DPHY有哪几种信号模式？有什么特点，分别是什么作用？这几种信号{BANNED}{BANNED}{BANNED}{BANNED}最佳佳佳佳大传输速率是多少？
6. HS，LP信号电气特性。HS，LP，TX, RX有不同的电气Spec要求，组合下来有4种要求。这块就是死记硬背了，常问到的：HS差分电压幅值（200mV），LP电平（1.2V），HS共模电压范围（150mV~250mV）。
7.工作模式：HS，Control， Escape。这里和信号模式容易混淆，信号模式HS，LP更多是描述信号模式，工作模式更多是从传输什么信息，什么工作状态上区分。Control， Escape mode的信号都是LP信号。
8.HS模式时序，SOT, EOT时序。从LP模式进入HS和从HS退出到LP是有严格时序要求的。
常见问题：描述下LP切HS/HS切LP时时序要求。
9.clock可以是连续的HS，也可以是HS，LP切换的模式。clock连续HS时data可以是LP也可以是HS。
常见问题：你xx项目的MIPI时钟是连续的还是？为什么是连续的而不是空闲时回LP的？或为什么要空闲时回LP？有什么好处？
回LP可以降功耗，在某些场景通过回LP重新对齐时序抗干扰性更强；
连续HS时钟可以减少一些时序上切换带来的速率损失，将速率做得比较高，例如一些DSI屏幕在LP,HS切换时有一些porch时间间隔的要求，连续时钟可以没有切换可以省掉这些时间间隔。
10. 阻抗。由于MIPI接口有单端信号也有差分信号，所以单端阻抗50ohm，差分阻抗100ohm。MIPI走线阻抗控制也是单端50差分100。
11. clock和data的时序要求，建立保持时间。因为clk频率是变化的，所以这里引入了UI的概念，建立保持时间不是绝对的多长时间，而是多少个UI。建立保持时间也是MIPI DHPY信号一致性测试的重要内容。
常见问题：建立保持时间不满足有可能是什么原因？走线太长过孔太多，线路损耗太大；TX端驱动能力不足等。
12. 线路编码：8b9b。线路编码会降低传输效率，例如每8bit就要插入1bit，编码效率只有8/9。当然除了编码效率外还有其他的协议数据效率，所以实际上接口的效率要大打折扣的。要传输100Mbps的有效数据，可能接口总的速率要1.5倍。
常见问题：若要使用MIPI DHPY传输xx像素，xx帧率的图像，MIPI接口的速率要如何设计？要用多少lane，时钟频率要多少？
13.MIPI DHPY走线layout有哪些注意事项？
控阻抗；参考完整；组内组间等长（组内组间等长一般控多少？）；走线尽量短，少打过孔换层，换层过孔加伴地孔；尽量包地避免干扰；远离DCDC SW点这些强干扰源。
阅读(349) | 评论(0) | 转发(0) |
