1.电子系统设计所面临的挑战
仅凭“感受”进行设计可能导致的结果是：
1.不可预期的系统行为
2.模拟系统传输路径上产生不可接受的噪声
3.系统的稳定性可可靠性会因温度的变化产生很大的差别
4.在同一PCB上链接的元器件上产生虚假的位错误
5.大量的电源和地噪声
6.过冲、下冲以及短信号干扰.
2.高速电路的定义
通常，数字逻辑电路的频率达到或超过50MHz,而且工作在这个频率之上的电路占整个系统的1/3以上，就可以称其高速电路。
3.信号完整性（Signal Integrity）是指电路系统中信号的质量。如果在要求的时间内，信号能不失真地从源端传送到接受端，就称该信号是完整的。
4.传输线（Transmission Line）是指由两个具有一定长度的导体组成回路的连接线，有时也称为延迟线。信号线传输路径长度大于信号波长的1%，或接收端元器件是边缘敏感的，或者系统没有过冲和下冲容限，这时认为该传输线路径是传输线。
传输线阻抗不匹配是指当传输线的阻抗变化时，会有一部分的信号能量被反射，如图1-3-3所示，反射的能量与传输线的两个导体之间的阻抗差异成正比，既
Er & (Zb-Za)/(Zb+Za)
反射信号产生的主要原因是过长的布线、未被匹配的传输线、过量电容或电感以及阻抗适配。
5.在进行单面板的布线设计时，一般首先设计电源和地线的结构，然后进行少量高速信号的布线，尽量靠近地线，最后布剩余的信号线。设计中要尽量遵循以下5个原则，
1）、重要的布线（如时钟信号）一定要紧靠地线
2）、布局时根据元器件特性划分区域，如将对噪声敏感的元器件放在一起。
3）、如果有不同的地（模拟地和数字地），要分开处理，一般采用单点接地。
4）、电源和地线尽可能靠近，减少各种电流回路的面积。
在低频时，电流将沿电阻最小的路径传输，在高频时，电流将沿电感最小的路径传输。
6 .去耦电容（旁路电容）确保电源和电压信号在元器件的额定范围内工作，所以要使用去耦电容为这些电流的瞬时变化提供一个低阻抗的路径。
7.严格控制关键网线的布线长度
如果采用CMOS或TTL电路进行设计，工作频率小于10MHz时，布线长度应不大于7in；工作频率在50MHz时，布线长度应不大于1.5in；如果工作频率达到或者超过75MHz时，布线长度应在1in以内。
8.地线设计
地线结构大致有：系统地，机壳地，数字地，模拟地。
1） 正确选择单点接地与多点接地，小于1ＭＨｚ，应采用一点接地方式。大于１０Ｍｈｚ时，应采用多点接地方式
2）将数字地和模拟地电路分开
３）尽量加粗接地线，＞３ｍｍ
４）将接地线构成闭环路。
9、电源阻抗设计
电源噪声的产生在很大程度上归结于非理想的电源分配系统（Power Distribution System,PDS）
（最大电源阻抗）Ztarget = (正常电压源)X（允许的波动范围）/最大电流
10 、旁路电容的特性和应用
Xcap = 1/2πfc
电容起的作用是给交流信号提供低电阻的通路，就称为旁路电容。如果主要是为了增加电源与地的交流耦合，减少交流信号对电源的影响，就可以称为去耦电容；如果用于滤波电路中，那么又可以称为滤波电容。
阅读(1592) | 评论(0) | 转发(0) |
