多核处理器cache同步

最近调试一段代码进程间通信的代码出现了一个问题。伪代码如下：
进程中的A和B是共享内存的变量，A和B分别在处理器0和1上运行。
 进程A:
  procuce()
  {  
      A=2；
      B=1；
  }

 进程B:
  procuce()
  {  
       if（B==1）
        C=A；
  }
此段代码在SPARC64多核处理器上运行A和B无论多少次，只要B等于1，C肯定等于A。但在某款国产ARM64多核处理器上运行后大概几十万此到几百万次会有时候出现当B等于1时候，C却不等于2的情况。如果是编译优化，先对B赋值，再对A赋值。那么在A和B之间加barrier()阻止编译器对其优化。代码修改如下：
 进程A:
  procuce()
  {  
      A=2；
     barrier();
      B=1；
  }，但结果测试还是一样的现象。于是觉得比较迷惑。经过分析A，B的内存地址相距较远，肯定不在一个cache line里。于是怀疑多核处理器的流水线乱序执行，导致是不是对B的赋值完成后，处理器0先把B写回了内存，但A还在处理器0的cache里，这样进程B在处理器1上看到B变化了，但A还是以前的值而不是1。于是把barrier改为wmb
  进程A:
  procuce()
  {  
      A=2；
     wmb();
      B=1；
  }，经过测试，问题得到解决。wmb在ARM64上就是刷数据cache的指令，保证前面的写操作在后面的写操作前完成