Cadence 原理图和PCB交互布局

我先绘制了一个很简单的原理图，就是放置5个10K电阻，封装都是0805封装。如下图。

返回工程目录，在preference勾选红色圈的选项。

打开allegro PCB软件，使得，原理图和PCB软件在同一个屏幕显示。

 

一定要在allegro 菜单选择place ，选择manually，然后弹出下面的选项对话框，要让它保持打开状态。

在原理图中，选中一个电阻，然后右键，如下图。

然后选中PCB editor selector 命令，然后移动鼠标到allegro PCB 工作区，注意，不要按着鼠标左键或者右键，只是移动鼠标到allegro PCB 工作区。

接下来你就会发现，电阻的封装自动连结到鼠标，然后你可以单击放下电阻封装了。

我把剩下的3个电阻使用自动布局方式来布局。

点击place，然后可以看见3个电阻都围绕outline外围排列了。

如果电阻放置超出了我设置的package keep in area ，就是显示一个DRC错误，看下面的类似蝴蝶结的图标。就是DRC错误标志。上面字母是KC，如果你不知道它代表啥意思，怎么办呢？看下面的文章。

按图操作，不多说了，注意要在find标签里面只勾选DRC error选项。

然后再那个KC ，DRC错误蝴蝶结，单击，看下图。

到此结束。