全部博文（320）
| 标题 | 阅读 | 评论 | 转发 | 发布日期 | |
|---|---|---|---|---|---|
| 有限状态机的VHDL优化设计（下） | 1927 | 0 | 0 | 2010-06-24 | |
| 有限状态机的VHDL优化设计（上） | 1601 | 0 | 0 | 2010-06-24 | |
| 联想FPGA实习项目后11点感受(转载） | 875 | 0 | 0 | 2010-06-21 | |
| Modelsim快捷键 | 4116 | 0 | 0 | 2010-06-20 | |
| verilog assign语句的用法未解之谜 | 13154 | 1 | 1 | 2010-06-19 | |
| $strobe $monitor $display | 1794 | 0 | 0 | 2010-06-19 | |
| (Verilog HDL)阻塞赋值和非阻塞赋值的区别和使用 | 15038 | 2 | 0 | 2010-06-08 | |
| （Verilog HDL）wire型和reg型的电路区别 | 9720 | 0 | 0 | 2010-06-08 | |
| 求助：组合逻辑和时序逻辑的区别 | 4339 | 0 | 0 | 2010-06-08 | |
| verilog 不可综合语句 总结 汇总 | 2046 | 0 | 1 | 2010-06-08 | |
| 可综合的verilog语法子集 | 3770 | 0 | 1 | 2010-06-08 | |
| verilog 可综合的代码风格 | 4698 | 0 | 1 | 2010-06-08 | |
| 选择VHDL还是verilog HDL？ | 2002 | 0 | 0 | 2010-06-05 |
