pcb layout学习中用Allegro几个误区_jianye2118-ChinaUnix博客

Chinaunix首页 | 论坛 | 博客

建业城jianye.blog.chinaunix.net

首页　| 　博文目录　| 　关于我

博客访问： 1026193
博文数量： 159
博客积分： 4079
博客等级：上校
技术积分： 2373
用户组：普通用户
注册时间： 2009-03-24 13:35

个人简介

诚实守信!

文章分类

全部博文（159）

PCB Layerout（31）
FPGA设计（29）
挑战杯（1）
小说（1）
单片机（8）
随想（7）
未分配的博文（82）

文章存档

2015年（2）

2014年（18）

2013年（9）

2012年（57）

2011年（31）

2009年（42）

我的朋友

最近访客

推荐博文

pcb layout学习中用Allegro几个误区

发布时间：2012-05-05 14:33:49

......【阅读全文】

阅读(1494) | 评论(0) | 转发(0)

用allegro使二条时钟线等长的设计置

发布时间：2012-05-05 13:32:05

......【阅读全文】

阅读(1492) | 评论(0) | 转发(0)

在orcad里面如何把接地符号的网络名显示出来

发布时间：2012-05-05 12:40:54

......【阅读全文】

阅读(7296) | 评论(0) | 转发(0)

在allegro中进行更换元件封装技巧应用

发布时间：2012-05-05 12:30:19

......【阅读全文】

阅读(1333) | 评论(0) | 转发(0)

如何解决allegro16.3的stroke不能用的问题

发布时间：2012-05-05 11:43:43

......【阅读全文】

阅读(810) | 评论(0) | 转发(0)

给主人留下些什么吧！~~

chinaunix网友2009-05-14 07:08

不错呀

回复　| 　删除　| 　举报

留言热议

请登录后留言。

关于我们 | 关于IT168 | 联系方式 | 广告合作 | 法律声明 | 免费注册

Copyright 2001-2010 ChinaUnix.net All Rights Reserved 北京皓辰网域网络信息技术有限公司. 版权所有

感谢所有关心和支持过ChinaUnix的朋友们