Cadence Allegro埋入式器件设计_jianye2118-ChinaUnix博客

Chinaunix首页 | 论坛 | 博客

建业城jianye.blog.chinaunix.net

首页　| 　博文目录　| 　关于我

博客访问： 1026092
博文数量： 159
博客积分： 4079
博客等级：上校
技术积分： 2373
用户组：普通用户
注册时间： 2009-03-24 13:35

个人简介

诚实守信!

文章分类

全部博文（159）

PCB Layerout（31）
FPGA设计（29）
挑战杯（1）
小说（1）
单片机（8）
随想（7）
未分配的博文（82）

文章存档

2015年（2）

2014年（18）

2014年12月（2）
2014年10月（1）
2014年08月（9）
2014年07月（5）
2014年03月（1）

2013年（9）

2012年（57）

2011年（31）

2009年（42）

我的朋友

最近访客

推荐博文

Cadence Allegro埋入式器件设计

发布时间：2014-03-17 15:09:53

随着设计复杂度的提高，设计难度的提高，PCB布局布线区域受到越来越多得限制，于是，埋入式器件设计即变得愈发重要和必须。因此，Cadence Allegro 16.5应时增加了埋入式器件设计的功能，接下来，我们一起来学习埋入式器件（Embedded Component）的设计过程。 1、为电阻、电容等器件定义Embedded属性，以便将来这.........【阅读全文】

阅读(4663) | 评论(0) | 转发(0)

给主人留下些什么吧！~~

chinaunix网友2009-05-14 07:08

不错呀

回复　| 　删除　| 　举报

留言热议

请登录后留言。

关于我们 | 关于IT168 | 联系方式 | 广告合作 | 法律声明 | 免费注册

Copyright 2001-2010 ChinaUnix.net All Rights Reserved 北京皓辰网域网络信息技术有限公司. 版权所有

感谢所有关心和支持过ChinaUnix的朋友们