为了生活努力奋斗
分类：
2007-04-23 22:06:45
PLL可接受的输入时钟频率范围为10——25MHZ。输入频率通过一个电流控制振荡器（CCO）倍增到范围10——60MHz。倍频器可以设定为从1到32的整数（实际上，由于CPU最高频率的限制，LPC2106/2105/2104的倍频值不能高于6）。CCO的操作频率范围为156——320MHz，因此在环中有一个额外的分频器，它在PLL提供所需要的输出频率时使CCO保持在频率范围内。输出分频器可设置为2、4、8、16分频。由于输出分频器的最小值为2，它保证了PLL输出有50%的占空比。
PLL的激活由PLLCON寄存器控制。PLL倍频器和分频器的值由PLLCFG寄存器控制。为了防止PLL参数发生意外改变或PLL失效，对这两个寄存器进行了保护。当PLL提供芯片时钟时，由于芯片的所有操作，包括看门狗定时器在内都依赖于它，因此PLL设置的意外改变将导致CPU执行不期望的动作。对它们的保护由一个类似于操作看门狗定时器的代码序列来实现。
PLL在芯片复位和进入掉电模式时被关闭并旁路。PLL只能通过软件使能。程序必须在配置并激活PLL后等待其锁定，然后再连接PLL。
PLL寄存器：
PLLCON 控制寄存器 0xE01FC080
PLLCFG 配置寄存器 0xE01FC084
PLLSTAT 状态寄存器 0xE01FC088
PLLFEED 馈送寄存器 0xE01FC
