uda1341 驱动分析

一、uda1341（codec_dai）：
1341有4类传输格式：
i2s bus，>8bit;
 MSB-justified serial format with word length up to 20 bits，高位在前
LSB-justified serial format with word length of 16, 18 or 20 bits
MSB data output with LSB 16, 18 or 20 bits input
通常使用i2s格式传输数据，bit长度由时钟设置决定。其他模式还会根据bit长度、传输方向继续分类

寄存器：
在12页介绍了1341有3个寄存器：STATUS，DATA0 DATA1，由BIT0和bit1确定寄存器地址：
BIT 1 BIT 0 MODE TRANSFER
0 0 DATA0 direct addressing registers: volume, bass boost, treble, peak detection position,

de-emphasis, mute and mode
extended addressing registers: digital mixer control, AGC control, MIC sensitivity control,
input gain, AGC time constant and AGC output level

0 1 DATA1 peak level value read-out (information from UDA1341TS to microcontroller)
1 0 STATUS reset, system clock frequency, data input format, DC-filter, input gain switch, output gain

switch, polarity control, double speed and power control

1 1 not used


二、2416（cpu_dai）
2416支持3种采样量化单位：8bit 16 bit 24bit

LRCLK：声道频率，也是采样频率fs
CDCLK：1341工作的sysclk，s3c2416支持4种配置：256 384 512 768fs ，但是uda1341只支持3种：256 384 512 fs


BCLK (BITCLK) = LRCLK * 声道数*量化单位，如8bit量化单位，双声道，fs = 8khz ，则BCLK = 16fs = 128khz