Chinaunix首页 | 论坛 | 博客
  • 博客访问: 37844
  • 博文数量: 18
  • 博客积分: 0
  • 博客等级: 民兵
  • 技术积分: 95
  • 用 户 组: 普通用户
  • 注册时间: 2014-10-25 10:17
文章分类
文章存档

2015年(11)

2014年(7)

我的朋友

分类: 嵌入式

2014-12-11 09:57:23

  随着数据监测、无线通信和EDA技术等应用领域的不断扩展,人们对数据采集系统的采集精度、采集速度以及数据存储量都提出了更高的要求。针对当前数据采集系统的不足,提出了一种基于ARM7处理器LPC2220的嵌入式高速数据采集系统设计,以满足系统高速、实时,数据存储量大的需求。此外,由于模拟信号的抗干扰能力差而不利于传输,因此通常利用数字信号进行传输。利用无线通信方式,系统结构轻巧、维护方便。适用于防汛防旱等灾难预警中的数据检测,例如降雨量采集、水文站水位监测等。


  1 数据采集模块设计


  1.1 概述


  所谓数据采集,就是通过传感器把一些物理量转换成模拟电信号,经过处理后再转换成计算机能识别的数字量,送入计算机。数据采集的关键问题是采集速度和精度。采集速度主要与采样频率和A/D转换速度有关,采集精度主要与A/D转换器的位数有关。高速数据采集系统的设计需要解决的是系统在速度、精度、数据存储方面的矛盾。文中介绍的数据采集系统采用飞利浦公司的LPC2220微处理器。数据采集系统(DAS)按照功能可分为:模拟信号调理电路、模数转换器、数据采集和存储、时钟电路、系统时序及逻辑控制电路。如图1所示。


  a.JPG


  1.2 系统时钟电路设计


  时钟信号的稳定性决定了采样系统的性能。而相位噪声和抖动是反映时钟信号稳定性的两个主要指标。其中,相位噪声用来描述时钟信号的频谱纯度,相位抖动则直接影响时钟的过零点。时钟信号相位抖动对模数转换信噪比的影响,可通过式(1)计算得出


  b.JPG


  其中,fs为采样时钟频率;N为模数转换器的位数;△clk为时钟信号相位抖动量。因此,取样时钟的稳定性与信噪比的性能之间也存在着密切的关系。


  1.3 系统抗干扰设计


  高速数据采集系统存在较大的干扰问题,例如信号连线上的延迟、串扰、器件内部过度干扰和热噪声、电源干扰、地噪声等。不仅会影响着运算放大器与A/D转换器等模拟器件的精度,严重时还将影响系统的正常工作。因此在高速数据采集系统设计中,整个系统的采集精度主要取决于系统的抗干扰设计,尽可能减小或者消除干扰源。文中主要从以下几个方面进行考虑:


  (1)电源设计方面。根据高速电路设计理论,A/D采集系统中的电源应当采用线性电源,以避免开关电源引入噪声。为降低电源阻抗,减小噪声对电源的干扰,通常采用电源层设计,尽可能增大电源面积。在设计每个芯片的供电电路时,在每个芯片的电源附近并联去耦电容和旁路电容。去耦电容为芯片提供局域化的直流;旁路电容可以消除高频辐射噪声和一直高频干扰。


  (2)接地技术方面。高速数据采集系统的模拟地和数字地应严格分开,最后单点共地。共地点通常选择在ADC芯片管脚所需电流最大的位置,这样可以使大电流对地回流最近。以避免对模拟电路的干扰,提高系统的采集精度。模拟地和数字地可以通过磁珠连接,由于磁珠的高频阻抗大,而直流电阻为零,能够滤除高频电流减少地线上的高频噪声。


  2 无线传输模块硬件设计


  无线传输模块采用单片射频收发芯片nRF905,负责将工作在433/868/915 MHz国际通用的ISM频段,频段间的转换时间<650μs。GMSK /GFSK调制和解调,抗干扰能力强。采用DDS+PLL频率合成技术,频率稳定性好。数据速率可达100 kbit·s-1,170个频道,传输有效半径达500~1 000 m。


  nRF905无线通信芯片采用抗干扰能力强的GMSK调制方式,工作频率稳定可靠,其显著特点是外围元件少、工作电压低,功耗小,接收待机状态仅为2.5μA,可满足低功耗设备的要求。灵敏度高,达到-100 dBm,最大发射功率达+10 dBm。该芯片在设计上充分考虑了用户编程和使用的方便,它可以直接连接单片机串口并可进行发送和接收数据,而无需对数据进行曼彻斯特编码。由于采用了低发射功率、高接收灵敏度的设计,使用无需申请许可证,在发射功率+10 dBm情况下,开阔地的使用距离可达1 000 m。
推荐阅读:http://blog.gkong.com/macaubc_215835.ashx
阅读(699) | 评论(0) | 转发(0) |
0

上一篇:C语言文件的读写

下一篇:ARM IAP升级方法

给主人留下些什么吧!~~