Chinaunix首页 | 论坛 | 博客
  • 博客访问: 452974
  • 博文数量: 73
  • 博客积分: 1170
  • 博客等级: 少尉
  • 技术积分: 720
  • 用 户 组: 普通用户
  • 注册时间: 2012-02-20 15:48
文章分类

全部博文(73)

文章存档

2013年(9)

2012年(64)

我的朋友

分类: LINUX

2012-03-19 21:39:51

完整的中文手册参见
7. 功能描述(FUNCTIONAL DESCRIPTION)
7.1 系统时钟(System clock)
UDA1341TS 只能使用从片模式,这就意味着在所有应用中系统设备必须给它提供系统时钟.系统时钟频率是可选择的,可为了256fs,384fs或512fs.
系统时钟必须对数字接口信号锁定频率(The system clock must be locked in frequency to the digital interface signals)
7.2 针脚兼容性(Pin compatibility)
UDA1341TS部分针脚与UDA1340M和UDA1344TS兼容,印刷电路板从UDA1340M升级到UDA1341TS比较简单.与UDA1340M兼容的针脚在FIG.3中标明.
7.3 模拟前端(Analog front end)
UDA1341TS的模拟前端由两个立体声模数转换器组成,每个转换器有两个通道,通道2有一个可编程增益放大器(PGA),PGA被用来预放大输入通道2的麦克风信号.
输入通道1有一个可选择的0或6dB的增益级,通过L3-接口来控制.在这种方式下,1V或2V(有效值)的输入信号(如从一个CD源中输出)可以在输入通道1上串联一个12千欧的外部电阻来支持.下表给出了它的应用模式.
使用输入增益级的应用模式
--------------------------------------------------------------------------------------------------------
电阻(12千欧) 输入增益开关 最大输入电压
   使用  0 dB         2V(有效值)输入信号 ps:如果这里没有必要支持2V输入信号,外接电阻就不应被使用
   使用  6 dB 1V(有效值)输入信号
  不使用  0 dB 1V(有效值)输入信号
  不使用  6 dB 0.5V(有效值)输入信号
---------------------------------------------------------------------------------------------------------
7.4 可编程增益放大器(Programmable Gain Amplifier(PGA))
PGA可以通过L3接口设置为-3,0,3,9,15,21或27dB
7.5 模数转换器(Analog-to-Digital Converter(ADC))
UDA1341TS的立体声模数转换器由两个三阶增量调制器组成.它们有一个改进的里齐码结构使用不同的开关电容.过取样率为128.
7.6 数字自动增益控制(Digital Automatic Gain Control(AGC))
当有一个麦克风信号输入到通道2时,输入通道2有一个数字自动增益控制来压缩动态范围.数字AGC可以用L3接口打开.在打开的状态下压缩动态范围.通过L3接口用户可以设置AGC的参数:启动时间,衰减时间和输出电平.当AGC设置为关时,输入通道2的增益可以手工设置.在这种情况下PGA和AGC组合在一起.输入通道2的范围从-3到60.5dB以0.5dB步进.
7.7 自动增益控制状态检测(AGC status detection)
当自动增益控制的增益级低于8dB时,数字自动增益中的自动增益状态信号变为高,这个信号可以被用来通过L3接口给PGA一个新的增益设置,或者驱动一个LED.
7.8 数字混音器(digital Mixer)
两个立体声模数转换器(包括AGC)有四种模式:
*只使用ADC1(用做线路输入);输入通道2关闭
*只使用ADC2,包括PGA和数字AGC(用做麦克风输入);输入通道1关闭
*ADC1+ADC2混合模式,包括PGA和AGC
*ADC1+ADC2 double differential 模式(提升ADC性能)
要点:为了防止线路输入间串扰,在double differential模式下不应该有信号应用到麦克风输入.在所有模式下(除了double differential模式)一个参考电压一直在ADC的输入上有效,而在double differential模式下却没有.
在混合模式下,通道1和通道2的ADC的输出信号可以经L3接口通过一定系数混合.混合系数的范围从0到负无穷dB以1.5dB步进.
7.9 抽取滤波器(Decimation filter(ADC))
从128fs开始的抽取可以分两阶段进行.第一个阶段实现3阶sin x/x 特性. (The first stage realizes 3rd order sinx/x characteristic), 以16为基抽取.第二个步骤由3个半带滤波器组成,每一个以2为因子抽取.
抽取滤波器特性
--------------------------------------------------------------------------------
项(ITEM) 条件(CONDITIONS) 值(VALUE(db))
       通频带波纹 0到0.45fs ±0.05
抑制频带 >0.55fs -60
动态范围 0到0.45fs 108
总增益 输入通道1;0 dB输入 -1.16
--------------------------------------------------------------------------------
7.10 过载检测(Overload detection(ADC))
过载检测这个名字虽合适但有一点不正确.实际上,它的输出表明输出数据比最大可能的数字变化大-1dB(实际上是-1.16dB).无论何时,在何声道.在这种条件下OVERFL输出被强制为高电平持续至少512fs时钟周期(当fs=44.1 kHZ时为11.6ms).每次过载后超时被复位.
7.11 静音(Mute(ADC))
在从掉电模式后恢复或打开系统时钟时,引脚DATAO的串行数据输出保持低电平直到从抽取滤波器来的有效数据可用.这个时间取决于是否选择了直流消除滤镜.
*直流消除关闭 t=1021/fs; 当fs=44.1kHZ时t=23.2ms 
*直流消除开启 t=12288/fs;当fs=44.1kHZ时t=279ms
7.12 内插滤波器(Interpolation filter(DAC))
数字滤波器插值从1fs到128fs用一个级联的递归滤波器和一个有限推进响应滤镜.
插值滤镜特性
-------------------------------------------------
条件 值(dB)
通带波纹 0到0.45fs ±0.03
抑制频带 >0.55fs -50
动态范围 0到0.45fs 108
------------------------------------------------
7.13峰值检波器(Peak detector)
在再现时,内置了峰值检波器.峰值检测位置可以在声音特征设置之前或之后通过L3-接口来设置.峰值检波器实现成像是一个峰值保持检波器,这就表明最高的音级被保存直到被L3-接口读出.在读出后峰值电平寄存器被复位.
7.14 快速静音(Quick mute)
一个硬件静音可能通过固定的QMUTE引脚激活.当QMUTE设置为高电平时,输出信号被减弱为0.设置QMUTE为低电平时, 快速静音无效.
7.15 噪音整形器(Noise shaper(DAC))
三阶噪音整形器运行频率为128fs.它将频带内的量化噪声转换成音频带之上的频率.这种噪音整形技术可以提供高信噪比.噪音整形器输出通过一个DAC流滤波器转换成模拟信号.
7.16 DAC流滤波器(Filter Stream Digital-to-Analog Converter(FSDAC))
DAC滤波器是一个半数字重构滤镜,可将噪音整形器的一位数据流转换成模拟电压输出.滤镜系数采取当前源并且合计在运算放大器的虚拟地上.这种方法可以达到很高的信噪比和低时钟抖动敏感.因为DAC的内置滤波功能,所以不需要一个后置滤波器.板上放大器将DAC流滤波器的当前输出转换成一个能驱动线路输入的输出电压信号.
7.17 多格式输入/输出接口(Multiple format input/output interface)
UDA1341TS 支持下列数据格式:
*IIS总线,字长可以达到20bits
*最高有效位有效的串行格式,字长可达20位.
*最低有效位有效的串行格式,字长为16,18或20位
*最高有效位有效的输出和最低有效位有效的16,18,20位输入.
左声道和右声道字长是时间多工化的.格式如图FIG4所示
UDA1341TS允许双倍速数据检测.在这种情况下,重低音,高音和去加重特性不能被使用.然而,音量控制和软静音仍可控.双倍速检测可以通过L3接口设置.
位时钟频率必须小于等于64倍字选频率.
7.18 L3接口(L3-interface)
信息按照L3格式通过微控制器总线进行传输,在这种格式下有两种不同的操作模式,地址模式和传输模式.地址模式需要通过L3总线选择一个设备并且为数据传输模式定义目的寄存器.数据传输可以有两个方向:输入到UDA1341TS中以编码它的声音处理和系统控制特性,或从UDA1341TS中输出来提供峰值.
7.19地址模式
地址模式用来选择一个设备为了之后的数据传输,并且定义目的寄存器,地址模式被描述为L3MODE保持低电平并且经过8个L3CLOCK脉冲.伴随着8个数据位.基本时序如图FIG.5所示.(L3CLOCK为低电平时进行同步)
数据位7到2表示了一个六位的设备地址,第7位为最高有效位,第2位为最低有效位.UDA1341TS的地址是000101.
数据位0到1表示之后传输的数据类型(表4).如果UDA1341TS接收了一个不同的地址命令,它会取消所作的选择
BIT1  BIT0 MODE TRANSFER
0 0 DATA0 直接编址寄存器:音量,重低音,高音,峰值检测位置,去加重,静音和模式
扩展编址寄存器:数字混音器控制,自动增益控制,麦克灵敏度控制,
输入增益,自动增益时间常数及输出等级
0  1 DATA1 读出峰值(从UDA1341TS读到微控制器)
1 0 STATUS 复位,系统时钟频率,数据输入格式,直流滤波器,输入增益开关,输出增益开关
极性控制,双倍速和电源控制
1 1 未使用

7.20 数据传输模式
在址址模式下激活的选择仍然有效,直到UDA1341TS接收到一个新的地址指令.数据传输的基本时序本质上与地址模式相同,在FIG6中给出(L3MODE保持高电平,L3CLOCK高电平同步),注意"L3DATA写"指出数据传输从微控制器到UDA1341TS并且"L3DATA峰值读"指出数据以相反的方向传输.最大的输入时钟和数据传输速率为64fs.所有的传输都是基于8位字节,数据在接收到一个字节的第八位 后存储到UDA1341TS中.多字节传输可参照Fig.7
7.21 编码音频处理及其它特性
音频处理和其它特性值存储在独立的寄存器中,通过选择传输的数据类型来对寄存器进行第一道选取,这通过地址模式中的第0位和第1位来完成,第二道选取由数据字节的2或3个最高有效位(第7-6位或7-5位)完成.数据字节中的其它位(BIT5-0,BIT4-0)表示要被存放到已选寄存器的值.对于UDA1341TS来说可以选取以下模式.
*STATUS
在这种模式下,复位,系统时钟频率,数据输入格式,直流滤波器,输入增益开关,输出增益开关,极性控制,双倍速和电源控制等特性可以被设置.
*DATA0
在这种模式下有两种地址模式:直接编址模式和扩展编址模式.直接编址模式使用数据字节的两个最高有效位.在这种地址模式下,音量,重底音,高音,峰值位置,去加重,静音,模式等特性可以被直接控制.扩展编址模式被用来控制数字混音器,自动增益控制,麦克灵敏度,输入增益,自动增益控制时间系数,自动增益控制输出等级等特性,一个扩展地址可以通过EA寄存器(3位)来设置,扩展寄存器中的值可以通过写数据到ED寄存器(5位)来设置.
*DATA1
在这种模式下,检测到的峰值可以被读出.
Table 5 默认设置
符号(SYMBOL) 特性(FEATURE) 设置或值(SETTING OR VALUE)
******Status******
OGS 输出增益开关(Output gain switch) 0 dB
IGS 输入增益开关(Input gain switch) 0 dB
PAD 模数转换极性(Polarity of ADC) 不反转(non-inverting)
PDA 数模转换极性(Polarity of DAC) 不反转(non-inverting)
DS 双倍速(Double speed) 单倍速(single speed)
PC 电源控制(Power control ADC and DAC) 开启(on)
******直接控制(Direct control)*******
VC 音量控制(Volume control) 0 dB
BB 重低音(Bass boost) 0 dB
TR 高音(Treble) 0 dB
PP 峰值检测位置(Peak detection position) 在音调特性之后(after the tone features)
DE  去加重(De-emphasis) 无去加重(no de-emphasis)
MT 静音(Mute) 不静音(no mute)
M 模式开关(Mode switch) 平坦(flat)
******扩展地址编码(Extended programming)******
MA 混音器增益通道1(Mixer gain channel 1) -6 dB
MB 混音器增益通道2(Mixer gain channel 2) -6 dB
MS 麦克敏感度(MIC sensitivity) 0  dB
MM 混音器模式开关 双微分模式?(double differential mode)
AG 自动增益控制(AGC control) 关闭自动增益(disable AGC)
AT 自动增益控制启动及衰减时间(AGC attack and decay time) 11ms 和100ms
AL 自动增益控制输出等级(AGC output level) -9 dB FS

7.21.1 STATUS 控制
'STATUS'类型数据传输
BIT 7 | BIT 6 | BIT 5 | BIT 4 | BIT 3 | BIT 2 | BIT 1 | BIT 0 |  寄存器选择(REGISTER SELECTED)
------------------------------------------------------------------------------------------------------
 0       RST     SC1     SC0     IF2     IF1  IF0  DC  RST= 复位(reset)
 SC=系统时钟频率(system clock frequency(2位))
                                                                IF=数据输入格式(data input format(3位))
 DC=直流滤波器(DC-filter)
-------------------------------------------------------------------------------------------------------
1  OGS  IGS  PAD  PDA   DS   PC1  PC0  OGS=输出增益(6dB)开关(output gain switch)
 IGS=输入增益(6dB)开关(input gain switch)
 PAD=ADC极性(polarity of ADC)
 PDA=DAC极性(polarity of DAC)
 DS=双倍速(double speed)
 PC=电源控制(power control)(2位)
--------------------------------------------------------------------------------------------------------
7.21.1.1 复位(Reset)
1位值,使用默认设置(系统时钟频率除外)初始化L3寄存器.
0: 不复位  1: 复位
7.21.1.2 系统时钟频率(System clock frequency)
两位值,用来选择外部时钟频率.
-----------------------------------------
SC1 | SC0 | FUNCTION
 0  0  512fs
 0  1   384fs
 1  0  256fs
 1  1  未使用
------------------------------------------
7.21.1.3  直流滤波器(DC-filter)
一位值用来使能数字直流滤波器
0: 不使用 1:使用
7.21.1.4  数据输入格式(Data input format)
3位值用来选择数据输入格式
-------------------------------------------------------------------------------------
IF2 IF1 IF0 FUNCTION
 0  0  0 IIS总线(IIS-BUS)
 0      0  1 最低有效位对齐的16位(LSB-justified 16 bits)
 0  1  0 最低有效位对齐的18位(LSB-justified 18 bits)
 0  1  1 最低有效位对齐的20位(LSB-justified 20 bits)
 1  0  0 最高有效位对齐(MSB-justified)
 1  0  1 最低有效位对齐的16位输入和最高有效位对齐的输出
(LSB-justified 16 bits input and MSB-justified output)
 1  1  0 最低有效位对齐的18位输入和最高有效位对齐的输出
(LSB-justified 18 bits input and MSB-justified output)
 1  1   1 最低有效位对齐的20位输入和最高有效位对齐的输出
(LSB-justified 20 bits input and MSB-justified output)
---------------------------------------------------------------------------------------
7.21.1.5 输出增益开关(Output gain switch)
一位值用来控制数模转换器输出增益开关
0: 0 dB 1: 6 dB
7.21.1.6 输入增益开关(Input gain switch)
一位值用来控制模数转换器开关
0: 0 dB 1: 6 dB
7.21.1.7 模数转换器极性(Polarity of ADC)
一位值用来控制模数转换器极性.
0: 不反转  1: 反转
7.21.1.8 数模转换器极性(Polarrity of DAC)
一位值用来控制数模转换器极性.
0: 不反转   1: 反转
7.21.1.9 双倍速(Double speed)
一位值用来使能双倍速再现(playback)
0: 单倍速  1: 双倍速
7.21.1.10 电源控制(Power control)
两位值用来禁用数模转换器和/或模数转换器节电模式.
--------------------------------------
FUNCTION
PC1 PC0     
ADC DAC
--------------------------------------
 0  0 off off
 0  1 off on
 1  0 on off
 1   1 on  on
--------------------------------------

7.21.2 DATA0 直接控制
DATA0类型数据传输( Data transfer of type ‘DATA0’)
------------------------------------------------------------------
BIT 7  BIT 6  BIT 5  BIT 4  BIT 3  BIT 2  BIT 1  BIT 0  REGISTER SELECTED
0  0  VC5  VC4  VC3  VC2  VC1  VC0  VC = 音量控制(volume control (6 bits))
0  1  BB3  BB2  BB1  BB0  TR1  TR0  BB = 低音增强(bass boost (4 bits))
TR = 高音(treble (2 bits))
1  0  PP  DE1  DE0  MT  M1  M0  PP = 峰值检测位置(peak detection position)
DE = 去加重(de-emphasis (2 bits))
MT = 静音(mute)
M = 模式选择(mode switch (2 bits))
1  1  0  0  0  EA2  EA1  EA0  EA=扩展地址(extended address (3 bits))
1  1  1  ED4  ED3  ED2  ED1  ED0  ED = 扩展数据(extended data (5 bits))

7.21.3 DATA0扩展编程寄存器(DATA0 EXTENDED PROGRAMMING REGISTERS)
扩展控制寄存器(Extended control registers)
EA2  EA1  EA0  ED4  ED3  ED2  ED1  ED0  REGISTER SELECTED
0  0  0   MA4   MA3   MA2   MA1    MA0   MA=混音器增益通道1(mixer gain channel 1 (5 bits))
0  0  1   MB4   MB3   MB2   MB1  MB0  MB=混音器增益通道2(mixer gain channel 2 (5 bits))
0  1  0   MS2  MS1  MS0  MM1  MM0  MS=麦克风敏感度(MIC sensitivity (3 bits))
 MM=混音器模式(mixer mode (2 bits))
1  0  0  AG  0  0  IG1  IG0  AG=自动增益控制(AGC control)
 IG=输入放大器增益通道2
 (input amplifier gain channel 2 (2 bits))
1  0  1   IG6   IG5   IG4   IG3  IG2   IG=输入放大器增益通道2
 (input amplifier gain channel 2 (5 bits))
1  1  0   AT2  AT1  AT0  AL1  AL0  AT=自动增益控制时间常数
 (AGC time constant (3 bits))
AL=自动增益控制输出电平(AGC output level (2 bits))
7.21.4 DATA1 控制(DATA1 CONTROL)
'DATA1'数据传输类型
BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 读出数据(READ-OUT DATA)
PL5 PL4 PL3 PL2 PL1 PL0 峰值电平(peak level value(6 bits))
阅读(3841) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~