Chinaunix首页 | 论坛 | 博客
  • 博客访问: 804255
  • 博文数量: 59
  • 博客积分: 958
  • 博客等级: 准尉
  • 技术积分: 2459
  • 用 户 组: 普通用户
  • 注册时间: 2011-05-21 13:36
文章分类
文章存档

2019年(1)

2018年(5)

2017年(7)

2015年(2)

2014年(4)

2012年(10)

2011年(30)

分类: LINUX

2017-07-16 22:57:55

页号:6
行号:3
错误的内容:
滥用的实时延迟
勘误:
超长的实时延迟
----------------------------------------------------------
页号:7
行号:3
错误的内容:
多线程
勘误:
硬件多线程
备注:
本书多处“多线程”,均应理解为“硬件多线程”
这不属于翻译错误,但是“硬件多线程”更易理解
----------------------------------------------------------
页号:7
行号:4
错误的内容:
2000 年 1 月
勘误:
2000 年 11 月
----------------------------------------------------------
页号:7
行号:19
错误的内容:
2000 年 1 月通信/处理代价高昂的问题仍然存在
勘误:
2000 年 11 月相对于数据处理,通信代价高昂的问
题仍然存在
----------------------------------------------------------
页号:8
行号:12
错误的内容:
尤其是考虑到这样一点,想获得线性扩展性,最简
单的办法是降低每 CPU 性能。
勘误:

备注:
此处应当添加译者注:
将CPU性能降低到与内存速度相同,内存屏障
这种现有的同步方法将不再有存在的必要。但
是这会带来其他一些问题。
请参见第17章《未来的冲突》。
----------------------------------------------------------
页号:9
行号:24
错误的内容:
Intel CPU的每CPU核MIPS
勘误:
无Intel CPU的每CPU核心MIPS
备注:
原文是“Die”,翻译为“核心”更准确,其实
翻译为“核”也可以
----------------------------------------------------------
页号:13
行号:21
错误的内容:
线性程序
勘误:
串行程序
备注:
与其他地方统一起来,其实也不算错误。
----------------------------------------------------------
页号:18
行号:19~35
错误的内容:
流水线
勘误:
缓存行
备注:
原文翻译正确,但是审校时误修改。
----------------------------------------------------------
页号:20
行号:4
错误的内容:
线性程序
勘误:
串行程序
备注:
与其他地方统一起来,其实也不算错误。
----------------------------------------------------------
页号:25
行号:19
错误的内容:
假设进行通信的线程不是与自身而是主要与其他线
程通信,那么 CAS 操作一般会涉及缓存未命中
勘误:
假设进行通信的处理器不是与自身而是主要与其他
处理器通信,那么 CAS 操作一般会涉及缓存未命中
----------------------------------------------------------
页号:25
行号:32(倒数第二)
错误的内容:
共享内容
勘误:
共享内存
----------------------------------------------------------
页号:36
行号:2
错误的内容:
一个一个
勘误:
依次
备注:
读起来更顺口一点,不属于错误
----------------------------------------------------------
页号:37
行号:17,29
错误的内容:
自动
勘误:
原子
备注:
原文翻译正确,但是审校时误修改。
----------------------------------------------------------
页号:42
行号:14
错误的内容:
y=1
勘误:
x=1
----------------------------------------------------------
页号:42
行号:23
错误的内容:
小问题 5.10:但是为什么 CPU 设计者不能简单地把
操作发给数据,从而避免这种传播包含全局变量的缓
存行的要求?
勘误:
小问题5.10:但是为什么CPU设计者不能简单地把
自增指令与数据打包发送?这样就不用将数据所在
的缓存行在CPU之间来回传递了。
备注:
本书一个很烧脑的地方,请参见书友会讨论记录。
----------------------------------------------------------
页号:49
行号:3
错误的内容:
性能伏越
勘误:
性能优越
----------------------------------------------------------
页号:416
行号:9
错误的内容:
Appha
勘误:
Alpha
----------------------------------------------------------
页号:421
行号:31(倒数第3)
错误的内容:
按全频率
勘误:
按照全频率
备注:
这不属于翻译错误,更顺口而已
----------------------------------------------------------
页号:430
行号:13
错误的内容:
这结函数
勘误:
这些函数
----------------------------------------------------------
页号:434
行号:32
错误的内容:
1.如果需要获取变量值,那么线程将等待对数据的操
作,并且等待操作结果被传回来。
2.如果原子递增必须与其前后的操作按某种顺序进
行,那么线程就必须等待操作发送给数据,然后等待
操作完成的提示发送回来。
3.在 CPU 间的操作将需要更多信号,这会使总线变
得拥塞,也更耗电。
勘误:
1.如果当前(硬件)线程需要获取变量的值,必须
等待(缓存中的)数据收到操作指令,之后还需等
待操作的结果通知回来。
2.如果原子递增操作必须与其前后的操作按顺序进
行,当前线程不仅必须要等待数据收到操作指令,
还要等待操作完成的通知返回。
3.在CPU间传递指令很可能需要系统互联模块增加
更多连线,这将占据CPU核内更多的流片面积,并
且消耗更多电能。
----------------------------------------------------------
阅读(615) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~