Chinaunix首页 | 论坛 | 博客
  • 博客访问: 457831
  • 博文数量: 74
  • 博客积分: 988
  • 博客等级: 准尉
  • 技术积分: 1259
  • 用 户 组: 普通用户
  • 注册时间: 2011-05-10 15:44
文章分类

全部博文(74)

文章存档

2019年(1)

2018年(1)

2016年(9)

2015年(7)

2013年(6)

2012年(40)

2011年(10)

分类: Windows平台

2015-04-09 18:46:50

最近在画i.mx28的核心板,每次画核心板最头痛的就是管脚分配,高速信号布线等,这回在布线前,仔细研究了下Allegro自带的GRE,以前就知道有这强大的功能,一直没用过,这次就拿出来练手吧,刚开始也经常失败,现在将这些记录下来,希望可以给其他人一些参考。
首先,切换编辑器如下图:一定要勾选GRE这个选项,不然也不会有这个功能。
这样,最基本的环境是有了,然后再进行一些简单的设置。

上面就是最基本的设置,拼音自己看下,然后可以根据自己需要来建立bundle,如果之前设置规则的时候建立了组,也可以自动的生成bundle,这个比较自由灵活,可以根据实际使用情况来进行增加,删减,可以限定布在哪一层,或者多层,然后调整,可以得到比较理想的走线路径。在这里,我犯了个很低级的错误,因为之前一直没有用过GRE,所以也没有注意,当时Auto Bundle 和Creat Bundle后,啥也没看到,后面发现是这个选项没有勾上。

选上就出来了。
准备得差不多了,然后调整得差不多了,就可以规划走线了,这个实际上不是物理的走线,调整得差不多了,觉得OK了,然后再一步换成物理连接,微调就可以了,这个我个人觉得比较适合像FPGA这样,比较有规律的走线,一般的PCB,这个用来作为一个参考也是不错的,至少你可以前期预估布线通道等。这样一个简单的应用,发现GRE确实很强大,配合Allegro强大的线性约束,自动布出漂亮的符合要求的PCB不是梦!后面还会深入挖掘GRE更强大的功能!
阅读(3584) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~