小组问题探究--张津（徐加注）

                          小组问题探讨

我们组共六人，老师布置了两篇文章，所以我们组每人三篇文章。我看重点是看的PIE那部分，另一篇也有涉足。这周我利用空余时间看了看组员们提交的博文，下面我就其中几个问题给予个人解答。

 

一．问题摘自

  1.MLP指代什么？

“The memory CPI component essentially consists of threecontributors: the number of misses, the latency per (isolated)

miss, and the number of simultaneously outstanding

misses (MLP).”

     “MLP and ILP ratios with MLP defined as the average number of outstanding memory requests if at least one is outstanding”

这两句以及后文多次提及MLP的作用，可知MLP定义为未命中内存的平均数量，如果至少有一个内存未命中的话。在3.1节讲到了关于怎么预测MLP的内容（大核根据小核MLP与重排缓冲区ROB的大小的乘积来预测，而小核则根据大核MLP与生产商和消费者之间的动态执行的指令数D的乘积来预测），好好看看那一段能帮助理解。

 

 

2.CPI栈中的组件：基本组件和存储组件

 基本组件指的是非存储相关的所有组件，存储组件指的是与存储相关的组件。这个含义应该很容易理解的，想想就知道的哦。

 

 

3.估计在一个大核上执行时，小核上的性能（estimate the performance on a small core while executing on a big core）这句话不知道有没有翻译对，也不知道怎么理解。

   其实这句话就是3.1.2的标题：在大核上预测小核的表现，即根据大核执行任务时的表现估测小核上执行任务时的情形。

徐注：当程序在大核上执行时，通过恰当的算法估算其在小核上执行时的性能。如果能做到这一点，并且很准确的话，不需要把一个程序或代码在两种不同的核上都运行一遍，也能同时得到在两个核上的性能表现。

 

 

4.安排工作负载到合适的核心类型具体指什么？什么是不合适的核心类型？

   根据此文作者的意思，“合适”指的是该核心的容量能满足工作负载的需求，其处理速度也在工作期望完成的时间内。

 

二．

1.实验过程看的不是很清楚，三个缓存区的功能及各自负责的工作看的不是很明晰。

 

   实验过程看的不是很清楚，这个问题还是需要多理解，而对于三个缓存区的功能和各自负责的工作这部分我可以稍微说说。

   在这个文章中，作者使用一个大的核心是一个4-wide乱序处理器核心；小的核心是一个4-wide（stall-on-use）有序酷睿2处理器。 实验假设内核运行在2兆赫的时钟频率。进一步，高速缓存由三级缓存组成。,我们假设一个缓存的层次结构,其中的三个级别的缓存,单独的32 KB L1指令和  数据缓存,一个256 KB的L2高速缓存和一个4 MB L3缓存中最后一个级别(LLC)。在本文中，实验假设L1和L2缓存是私人所拥有的每个核配置的评估 。我们要评估两个共享和私人LLC的配置情况。所以这三级缓存是用来评估核的性能的。

---------------随着理解和讨论深入，此文将继续更新---------------------