Chinaunix首页 | 论坛 | 博客
  • 博客访问: 1011314
  • 博文数量: 159
  • 博客积分: 4079
  • 博客等级: 上校
  • 技术积分: 2373
  • 用 户 组: 普通用户
  • 注册时间: 2009-03-24 13:35
个人简介

诚实守信!

文章分类

全部博文(159)

文章存档

2015年(2)

2014年(18)

2013年(9)

2012年(57)

2011年(31)

2009年(42)

分类:

2009-09-08 14:45:46

module allot(
 A,      //输入选择地址由开关决定,0:按下,1:未按下
 D,      //输入数据由开关决定,0:按下,1:未按下
 
 Y     //输出,0:点亮,1:熄灭
 );
input  [1:0] A;    //输入,2位
input   D;    //输入
 
output [3:0] Y;    //输出,4位
 
reg   [3:0] Y;    //寄存器说明
 
always @(A or D)   //组合逻辑描述
begin
 case(A)    //根据A选择性的把D输出到外部对应的Y端口
  2'b11:   Y <= {3'b111,D};   //数据输出到第0位
  2'b10:   Y <= {2'b11,D,1'b1};  //数据输出到第1位
  2'b01:   Y <= {1'b1,D,2'b11};  //数据输出到第2位
  2'b00:   Y <= {D,3'b111};   //数据输出到第3位
  default: Y <= 4'b1111;
 endcase
end
阅读(1518) | 评论(0) | 转发(0) |
0

上一篇:半加器

下一篇:D触发器

给主人留下些什么吧!~~