Chinaunix首页 | 论坛 | 博客
  • 博客访问: 1028630
  • 博文数量: 159
  • 博客积分: 4079
  • 博客等级: 上校
  • 技术积分: 2373
  • 用 户 组: 普通用户
  • 注册时间: 2009-03-24 13:35
个人简介

诚实守信!

文章分类

全部博文(159)

文章存档

2015年(2)

2014年(18)

2013年(9)

2012年(57)

2011年(31)

2009年(42)

分类: IT业界

2011-12-19 21:15:19

 

 

1. 使用流程

1) 原理图 to PCB

(1) 原理图中edit part,选中所有pin,添加属性 pin_delay(名字不能改的) 在里面添加相关内容。

(2) 导出NETLIST,注意在allegro.cfg中的pinprops里面添加 pin_delay=yes ,这样才能在netlist里面导出相关的信息。

(3) 导入NETLIST到pcb editor,点击查看pin的相关信息。(setup - constraints - mode - electrical options)

(4) 在constraints mode里面enable pin delay ,这样在electrical constraints即可显示相关的pin delay信息。(注意: 只有在pin pair的时候才会显示)

2) 从PCB 回注到 原理图

与rename后 回注流程完全一样。

3)export & import pin delay ( 输入输出两种格式: tab separated & csv command)

阅读(10985) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~