PCB板布局原则

 

PCB板布局原则

1.元件排列规则

1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。
2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。
3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。
4).带高电压的元件应尽量布置在调试时手不易触及的地方。
5).位于板边缘的元件，离板边缘至少有2个板厚的距离
6).元件在整个板面上应分布均匀、疏密一致。

2.按照信号走向布局原则

1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。
2).元件的布局应便于信号流通，使信号尽可能保持一致的方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。

3.防止电磁干扰

1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。
2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。
3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。
4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。
5).在高频工作的电路，要考虑元件之间的分布参数的影响。

4. 抑制热干扰

1).对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。
2).一些功耗大的集成块、大或***率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。
3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。
4).双面放置元件时，底层一般不放置发热元件。

5.可调元件的布局

对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整机的结构要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板于调节的地方。

PCB工艺的一些小原则

 

1: 印刷导线宽度选择依据:
印刷导线的最小宽度与流过导线的电流大小有关:
线宽太小,刚印刷导线电阻大,线上的电压降也就大,影响电路的性能,
线宽太宽,则布线密度不高,板面积增加,除了增加成本外,也不利于小型化.
如果电流负荷以20A/平方毫米计算,当覆铜箔厚度为0.5MM时,(一般为这么多,)则1MM(约40MIL)线宽的电流负荷为1A,
因此,线宽取1--2.54MM(40--100MIL)能满足一般的应用要求,大功率设备板上的地线和电源,根据功率大小,可适当增加线宽,而在小功率的数字电路上,为了提高布线密度,最小线宽取0.254--1.27MM(10--15MIL)就能满足.
同一电路板中,电源线.地线比信号线粗.

2:
线间距:当为1.5MM(约为60MIL)时,线间绝缘电阻大于20M欧,线间最大耐压可达300V, 当线间距为1MM(40MIL)时,线间最大耐压为200V,因此,在中低压(线间电压不大于200V)的电路板上,线间距取1.0--1.5MM (40--60MIL)在低压电路,如数字电路系统中,不必考虑击穿电压,只要生产工艺允许,可以很小.

3: 焊盘: 对于1/8W的电阻来说,焊盘引线直径为28MIL就足够了,
而对于1/2W的来说,直径为32MIL,引线孔偏大,焊盘铜环宽度相对减小,导致焊盘的附着力下降.容易脱落, 引线孔太小,元件播装困难.

4: 画电路边框:
边框线与元件引脚焊盘最短距离不能小于2MM,(一般取5MM较合理)否则下料困难.

5:元件布局原则:
A 一般原则:在PCB设计中,如果电路系统同时存在数字电路和模拟电路.以及大电流电路,则必须分开布局,使各系统之间藕合达到最小在同一类型电路中,按信号流向及功能,分块,分区放置元件.

B: 输入信号处理单元,输出信号驱动元件应靠近电路板边,使输入输出信号线尽可能短,以减小输入输出的干扰.

C: 元件放置方向: 元件只能沿水平和垂直两个方向排列.否则不得于插件.

D:元件间距.对于中等密度板,小元件,如小功率电阻,电容,二极管,等分立元件彼此的间距与插件,焊接工艺有关, 波峰焊接时,元件间距可以取50-100MIL(1.27--2.54MM)手工可以大些,如取100MIL,集成电路芯片,元件间距一般为100--150MIL

E: 当元件间电位差较大时,元件间距应足够大,防止出现放电现象.

F: 在而已进IC去藕电容要靠近芯片的电源秋地线引脚.不然滤波效果会变差.在数字电路中,为保证数字电路系统可靠工作, 在每一数字集成电路芯片的电源和地之间均放置IC去藕电容.去藕电容一般采用瓷片电容,容量为0.01~0.1UF去藕电容容量的选择一般按系统工作频率F的倒数选择.此外,在电路电源的入口处的电源线和地线之间也需加接一个10UF的电容, 以及一个0.01UF的瓷片电容.

G: 时针电路元件尽量靠近单片机芯片的时钟信号引脚,以减小时钟电路的连线长度.且下面最好不要走线.

 

 

大家都知道理做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。

微电子领域的两大难点在于高频信号和微弱信号的处理,在这方面PCB制作水平就显得尤其重要,同样的原理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果,那么如何才能做出一块好的PCB板呢?根据我们以往的经验,想就以下几方面谈谈自己的看法:

一:要明确设计目标

接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸准确无误即可,如有中负载线和长线,就要采用一定的手段进行处理,减轻负载,长线要加强驱动,重点是防止长线反射。 当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。

当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。

对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。

此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度等。在做PCB板子前，要做出对该设计的设计目标心中有数。

二。了解所用元器件的功能对布局布线的要求

我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放大器，模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在OTI板上，小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺，功耗大发热厉害，对散热问题必须在布局时就必须进行特殊考虑，若采用自然散热，就要把GLINK芯片放在空气流通比较顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视.

三. 元器件布局的考虑

元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。

高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟时间的增加，可使系统速度大为降低.象移位寄存器，同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。

四，对布线的考虑

随着OTNI和星形光纤网的设计完成，以后会有更多的100MHz以上的具有高速信号线的板子需要设计，这里将介绍高速线的一些基本概念。

1．传输线

印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL

集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信号的完整性。

有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗（50～80Ω）所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，其改善的效果将会更加明显。

当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用另外一种方法：线阻抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。

严格他说，对于有较慢边沿速度的常规TTL和CMOS器件来说，传输线并不是十分需要的.对有较快边沿速度的高速ECL器件，传输线也不总是需要的。但是当使用传输线时，它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。1

决定是否采用传输线的基本因素有以下五个。它们是： （1）系统信号的沿速率， （2）连线距离 （3）容性负载(扇出的多少)， （4）电阻性负载（线的端接方式）； （5）允许的反冲和过冲百分比（交流抗扰度的降低程度）。

2．传输线的几种类型

(1) 同轴电缆和双绞线：它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为110Ω。

（2）印制板上的微带线

微带线是一根带状导(信号线)．与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0为：


式中：【Er为印制板介质材料的相对介电常数

6为介电质层的厚度

W为线的宽度

t为线的厚度

单位长度微带线的传输延迟时间，仅仅取决于介电常数而与线的宽度或间隔无关。

(3)印制板中的带状线

带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，带状线的特性阻抗乙为:


式中：b是两块地线板间的距离

W为线的宽度

t为线的厚度

同样，单位长度带状线的传输延迟时间与线的宽度或间距是无关的；仅取决于所用介质的相对介电常数。

3．端接传输线

在一条线的接收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它主要是为了获得最好的电性能，包括驱动分布负载而采用的。

有时为了节省电源消耗，对端接的电阻上再串接一个104电容形成交流端接电路，它能有效地降低直流损耗。

在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个与驱动门输出端串联的小电阻（一般为10～75Ω）来实现的.这种阻尼方法适合与特性阻抗来受控制的线相联用(如底板布线，无地平面的电路板和大多数绕接线等。

串联端接时串联电阻的值与电路（驱动门）输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是，这可以通过使用多余串联端接传输线的方法加以克服。

4．非端接传输线

如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输线，如果一根非端接线的双程延迟（信号在传输线上往返一次的时间）比脉冲信号的上升时间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15％。最大开路线长度近似为：

Lmax＜tr/2tpd

式中：tr为上升时间

tpd为单位线长的传输延迟时间

5．几种端接方式的比较

并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好和系统的要求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速度，但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时，负载可经分支短线沿线分布，而不象串联端接中那样必须把负载集总在线的终端。

串联端接方法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大，但是，串联端接线的串扰比并联端接线的要小，其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，信号能量小串扰也就小。

二PCB板的布线技术

做PCB时是选用双面板还是多层板，要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定。在时钟频率超过200MHZ时最好选用多层板。如果工作频率超过350MHz，最好选用以聚四氟乙烯作为介质层的印制电路板，因为它的高频衰耗要小些，寄生电容要小些，传输速度要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下原则要求

（1）所有平行信号线之间要尽量留有较大的间隔，以减少串扰。如果有两条相距较近的信号线，最好在两线之间走一条接地线，这样可以起到屏蔽作用。

(2) 设计信号传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要尽量设计成具有一定尺寸的均匀的圆弧线。

印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算，印制电路板上的微带线的特性阻抗一般在50～120Ω之间。要想得到大的特性阻抗，线宽必须做得很窄。但很细的线条又不容易制作。综合各种因素考虑，一般选择68Ω左右的阻抗值比较合适，因为选择68Ω的特性阻抗，可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的功率；较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间憎大。由于负线电容会造成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是，分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限制在2．5cm以内．以免出现很大的振铃。

（4）对于双面板（或六层板中走四层线）．电路板两面的线要互相垂直，以防止互相感应产主串扰。

（5）印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。

（6）如果板上有小信号放大器，则放大前的弱信号线要远离强信号线，而且走线要尽可能地短，如有可能还要用地线对其进行屏蔽。

关于PCB元器件布局检查规则

 

PCB布板过程中，对系统布局完毕以后，要对PCB图进行审查，看系统的布局是否合理，是否能够达到最优的效果。通常可以从以下若干方面进行考察：
      1. 系统布局是否保证布线的合理或者最优，是否能保证布线的可靠进行，是否能保证电路工作的可靠性。在布局的时候需要对信号的走向以及电源和地线网络有整体的了解和规划。
      2. 印制板尺寸是否与加工图纸尺寸相符，能否符合PCB制造工艺要求、有无行为标记。这一点需要特别注意，不少PCB板的电路布局和布线都设计得很漂亮、合理，但是疏忽了定位接插件的精确定位，导致设计的电路无法和其他电路对接。
      3. 元件在二维、三维空间上有无冲突。注意器件的实际尺寸，特别是器件的高度。在焊接免布局的元器件，高度一般不能超过3mm。
      4. 元件布局是否疏密有序、排列整齐，是否全部布完。在元器件布局的时候，不仅要考虑信号的走向和信号的类型、需要注意或者保护的地方，同时也要考虑器件布局的整体密度，做到疏密均匀。
      5. 需经常更换的元件能否方便地更换，插件板插入设备是否方便。应保证经常更换的元器件的更换和接插的方便和可靠。
      6. 调整可调元件是否方便。
      7. 热敏元件与发热元件之间是否有适当的距离。
      8. 在需要散热的地方是否装有散热器或者风扇，空气流是否通畅。应注意元器件和电路板的散热。
      9. 信号走向是否顺畅且互连最短。
      10. 插头、插座等与机械设计是否矛盾。
      11. 线路的干扰问题是否有所考虑。
      12. 电路板的机械强度和性能是否有所考虑。
      13. 电路板布局的艺术性及其美观性。

 

 

印制电路板工艺设计规范

 

一、 目的：
     规范印制电路板工艺设计，满足印制电路板可制造性设计的要求，为硬件设计人员提供印制电路板工艺设计准则，为工艺人员审核印制电路板可制造性提供工艺审核准则。
二、范围：
　　　本规范规定了设计人员设计印制电路板时应该遵循的工艺设计要求，适用于公司设计的所有印制电路板。
三、特殊定义：
　　印制电路板（PCB, printed circuit board）：
　　在绝缘基材上，按预定设计形成印制元件或印制线路或两者结合的导电图形的印制板。
　　元件面（Component Side）：
　　安装有主要器件（IC等主要器件）和大多数元器件的印制电路板一面，其特征表现为器件复杂，对印制电路板组装工艺流程有较大影响。通常以顶面（Top）定义。
　　焊接面（Solder Side）：
　　与印制电路板的元件面相对应的另一面，其特征表现为元器件较为简单。通常以底面（Bottom）定义。
　　金属化孔（Plated Through Hole）：
　　孔壁沉积有金属的孔。主要用于层间导电图形的电气连接。
　　非金属化孔（Unsupported hole）：
　　没有用电镀层或其它导电材料涂覆的孔。
　　引线孔（元件孔）：
　　印制电路板上用来将元器件引线电气连接到印制电路板导体上的金属化孔。
　　通孔：
　　金属化孔贯穿连接（Hole Through Connection）的简称。
　　盲孔（Blind via）：
　　多层印制电路板外层与内层层间导电图形电气连接的金属化孔。
　　埋孔(Buried Via)：
　　多层印制电路板内层层间导电图形电气连接的金属化孔。
　　测试孔：
　　设计用于印制电路板及印制电路板组件电气性能测试的电气连接孔。
　　安装孔：
　　为穿过元器件的机械固定脚，固定元器件于印制电路板上的孔，可以是金属化孔，也可以是非金属化孔，形状因需要而定。
　　塞孔：
　　用阻焊油墨阻塞通孔。
　　阻焊膜（Solder Mask, Solder Resist）：
   用于在焊接过程中及焊接后提供介质和机械屏蔽的一种覆膜。
　　焊盘（Land, Pad）：
   用于电气连接和元器件固定或两者兼备的导电图形。
　　其它有关印制电路的名词述语和定义参见 GB2036-80《印制电路名词述语和定义》。
　　元件引线（Component Lead）：从元件延伸出的作为机械连接或电气连接的单股或多股金属导线，或者已经成形的导线。
　　折弯引线（Clinched Lead）：焊接前将元件引线穿过印制板的安装孔然后弯折成形的引线。
　　轴向引线（Axial Lead）：沿元件轴线方向伸出的引线。
　　波峰焊（Wave Soldering）：印制板与连续循环的波峰状流动焊料接触的焊接过程。
　　回流焊（Reflow Soldering）：是一种将元器件焊接端面和PCB焊盘涂覆膏状焊料后组装在一起，加热至焊料熔融，再使焊接区冷却的焊接方式。
　　桥接（Solder Bridging）：导线间由焊料形成的多余导电通路。
　　锡球（Solder Ball）：焊料在层压板、阻焊层或导线表面形成的小球（一般发生在波峰焊或回流焊之后）。
　　拉尖（Solder Projection）：出现在凝固的焊点上或涂覆层上的多余焊料凸起物。
　　墓碑，元件直立（Tombstone Component）：一种缺陷，双端片式元件只有一个金属化焊端焊接在焊盘上，另一个金属化焊端翘起，没有焊接在焊盘上。
　　集成电路封装缩写：
    BGA（Ball Grid Array）：球栅阵列，面阵列封装的一种。
    QFP（Quad Flat Package）：方形扁平封装。
     PLCC（Plastic Leaded Chip Carrier）：有引线塑料芯片栽体。
     DIP（Dual In-line Package）：双列直插封装。
     SIP（Single inline Package）：单列直插封装
     SOP（Small Out-Line Package）：小外形封装。
     SOJ（Small Out-Line J-Leaded Package）：J形引线小外形封装。
     COB（Chip on Board）：板上芯片封装。
     Flip-Chip：倒装焊芯片。
     片式元件（CHIP）：片式元件主要为片式电阻、片式电容、片式电感等无源元件。根据引脚的不同，有全端子元件（即元件引线端子覆盖整个元件端）和非全端子元件，一般的普通片式电阻、电容为全端子元件，而像钽电容之类则为非全端子元件。
     THT（Through Hole Technology）：通孔插装技术
     SMT（Surface Mount Technology）：表面安装技术
四、规范内容：
   我司推荐的加工工艺
   电子装联工艺中有多种加工工艺，包括SMT、THT和SMT/THT混合组装，根据我司特点，建议优选下列加工工艺：
　　单面SMT（单面回流焊接技术）
　　此种工艺较简单。典型的单面SMT 其PCB主要已面全部是表面组装元器件（如我司部分内存产品）。根据我司实际情况，这里我们可以将单面SMT概念略微放宽一些，即PCB主要一面上可以有少量符合回流焊接温度要求和通孔回流焊接条件的THT元器件，采用通孔回流焊接技术焊接这些THT元器件，另外考虑到节省钢网，也可以允许在另一面有少量SMT元器件采用手工焊接（如我司部分无线网卡产品），手工焊接SMT元器件的封装要求如下：
　　引线间距大于 0.5mm （不包括 0.5mm ）的器件，片式电阻、电容的封装尺寸不小于0603，不要有0402排阻，不要有BGA等面阵列器件。也可以手工焊接少量THT元件。
　　加工工艺为：锡膏涂布――元器件贴装――回流焊接――手工焊接
　　双面SMT（双面回流焊接技术）
　　此种工艺较简单（如我司部分内存产品）。适合双面都是表面贴装元器件的PCB，因此在元器件选型时要求尽量选用表面贴装元器件，以提高加工效率。如果PCB上无法避免使用小部分THT元器件，可以采用通孔回流焊接技术和手工焊接方法。采用通孔回流焊接技术，THT元器件要符合回流焊接温度要求和通孔回流焊接条件。由于此工艺是二次回流焊接，在第二次回流焊接时，底部的元器件是*熔融焊料的表面张力而吸附在PCB板上的。为防止焊料熔化时过重的元器件下掉或移位，对底面的元器件重量有一定要求，判断依据为：每平方英寸焊角接触面的承重量应小于等于 30克 。如果采用网带式回流焊机焊接，每平方英寸焊角接触面的承重量大于 30克 的器件，必须接触网带，并使PCB板同网带保持水平。
　　加工工艺为：锡膏涂布――元器件贴装――回流焊接――翻板――锡膏涂布――元器件贴装――回流焊接――手工焊接
　　单面SMT+THT混装（单面回流焊接，波峰焊接）
　　此类工艺是一种常用的加工方法，因此在PCB布局时，尽可能将元器件都布于同一面，减少加工环节，提高生产效率。
　　加工工艺为：锡膏涂布――元器件贴装――回流焊接――插件――波峰焊接
　　双面SMT+THT混装（双面回流焊接，波峰焊接）
　　此种工艺较为复杂，在我司网络产品中多见。此类PCB板底面的SMT元器件需要采用波峰焊接工艺，因此对底面的SMT元器件有一定要求。
　　BGA等面阵列器件不能放在底面，PLCC、QFP等器件不宜放在底面，细间距引线SOP不宜波峰焊接，元器件托起高度值（Stand off）不能满足印胶要求的片式元件，由于无法印胶固定，也不宜放在底部波峰焊接，SOP器件的布局方向也有要求等。具体要求请参见“布局”一节。
　　在设计这种元器件密度较大，底面必须排布元器件并且THT元器件又较多的PCB板时，要求采用此种布局方式，提高加工效率，减少手工焊接工作量。
　　加工工艺为：锡膏涂布――元器件贴装――回流焊接――翻板――印胶――元器件贴装――胶固化――翻板――插件――波峰焊接
　元器件布局
元器件布局通则
　　在设计许可的条件下，元器件的布局尽可能做到同类元器件按相同的方向排列，相同功能的模块集中在一起布置；相同封装的元器件等距离放置，以便元件贴装、焊接和检测。
　　PCB板尺寸的考虑
　　限制我司PCB板尺寸的关键因素是切板机的加工能力。
　　选择的加工工艺中涉及到铣刀式切板机时，PCB拼板尺寸： 70mm × 70mm ―― 310mm × 240mm 。
     选择的加工工艺中涉及到园刀式切板机时，PCB拼板尺寸： 50mm × 50mm （考虑到其它设备的加工能力）―― 450mm × 290mm 。板厚： 0.8mm ―― 3.2mm 。
     选择的加工工艺中不涉及到切板机时（如网络产品），PCB板尺寸： 50mm × 50mm ―― 457mm × 407mm 。（波峰焊），板厚： 0.5mm ―― 3.0mm 。具体参见附录“加工设备参数表”。特别要注意在制作工艺夹具时也要考虑到设备的加工能力。
     工艺边
     PCB板上至少要有一对边留有足够的传送带位置空间，即工艺边。PCB板加工时，通常用较长的对边作为工艺边，留给设备的传送带用，在传送带的范围内不能有元器件和引线干涉，否则会影响PCB板的正常传送。
     工艺边的宽度不小于 5mm 。如果PCB板的布局无法满足时，可以采用增加辅助边或拼板的方法，参见“拼板”。
     PCB测试阻抗工艺边大于 7MM 。
     PCB板做成圆弧角
     直角的PCB板在传送时容易产生卡板，因此在设计PCB板时，要对板框做圆弧角处理，根据PCB板尺寸的大小确定圆弧角的半径（ 5mm ）。拼板和加有辅助边的PCB板在辅助边上做圆弧角。
     元器件体之间的安全距离
　　考虑到机器贴装时存在一定的误差，并考虑到便于维修和目视外观检验，相邻两元器件体不能太近，要留有一定的安全距离。
　　QFP、PLCC
　　此两种器件的共同特点是四边引线封装，不同的是引线外形有所区别。QFP是鸥翼形引线，PLCC是J形引线。由于是四边引线封装，因此，不能采用波峰焊接工艺。
　　QFP、PLCC器件通常布在PCB板的元件面，若要布在焊接面进行二次回流焊接工艺，其重量必须满足：每平方英寸焊角接触面的承重量应小于等于 30克 的要求。
　　BGA等面阵列器件
　　BGA等面阵列器件应用越来越多，一般常用的是 1.27mm ， 1.0mm 和 0.8mm 球间距器件。BGA等面阵列器件布局主要考虑其维修性，由于BGA返修台的热风罩所需空间限制，BGA周围 3mm 范围内不能有其它元器件。正常情况下BGA等面阵列器件不允许布置在焊接面，当布局空间限制必须将BGA等面阵列器件布置在焊接面时，其重量必须满足前述要求。
　　BGA等面阵列器件不能采用波峰焊接工艺。
　　SOIC器件
　　小外形封装的器件有多种形式，有SO、SOP、SSOP、TSOP等，其共同特点都是对边引线封装。此类器件适合回流焊接工艺，布局设计要求与QFP器件相同。引线间距≥ 1.27mm （50mil）、器件托起高度（Standoff）≤ 0.15mm 的SOIC器件可以采用波峰焊接工艺，但是要注意SOIC器件与波峰的相对方向。
　　
　　Standoff大于 0.2mm 不能过波峰
　　SOT、DPAK器件
　　SOT器件适用于回流焊接工艺和波峰焊接工艺，在布局时可以放在元件面和焊接面。采用波峰焊接工艺时，器件托起高度（Standoff）要≤ 0.15mm

 

如何在PCB设计中合理布置各元件

 

元件布置合理是设计出优质的PCB图的基本前提。关于元件布置的要求主要有安装、受力、受热、信号、美观五方面的要求。

1.1.安装

　　指在具体的应用场合下，为了将电路板顺利安装进机箱、外壳、插槽，不致发生空间干涉、短路等事故，并使指定接插件处于机箱或外壳上的指定位置而提出的一系列基本要求。这里不再赘述。

1.2.受力

　　电路板应能承受安装和工作中所受的各种外力和震动。为此电路板应具有合理的形状，板上的各种孔（螺钉孔、异型孔）的位置要合理安排。一般孔与板边距离至少要大于孔的直径。同时还要注意异型孔造成的板的最薄弱截面也应具有足够的抗弯强度。板上直接"伸"出设备外壳的接插件尤其要合理固定，保证长期使用的可靠性。

1.3.受热

　　对于大功率的、发热严重的器件，除保证散热条件外，还要注意放置在适当的位置。尤其在精密的模拟系统中，要格外注意这些器件产生的温度场对脆弱的前级放大电路的不利影响。一般功率非常大的部分应单独做成一个模块，并与信号处理电路间采取一定的热隔离措施。

1.4.信号

　　信号的干扰PCB版图设计中所要考虑的最重要的因素。几个最基本的方面是：弱信号电路与强信号电路分开甚至隔离；交流部分与直流部分分开；高频部分与低频部分分开；注意信号线的走向；地线的布置；适当的屏蔽、滤波等措施。这些都是大量的论著反复强调过的，这里不再重复。

1.5.美观

　　不仅要考虑元件放置的整齐有序，更要考虑走线的优美流畅。由于一般外行人有时更强调前者，以此来片面评价电路设计的优劣，为了产品的形象，在性能要求不苛刻时要优先考虑前者。但是，在高性能的场合，如果不得不采用双面板，而且电路板也封装在里面，平时看不见，就应该优先强调走线的美观。下一小节将会具体讨论布线的"美学"。

PCB板布局原则

1.元件排列规则

1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。
2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。
3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。
4).带高电压的元件应尽量布置在调试时手不易触及的地方。
5).位于板边缘的元件，离板边缘至少有2个板厚的距离
6).元件在整个板面上应分布均匀、疏密一致。

2.按照信号走向布局原则

1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。
2).元件的布局应便于信号流通，使信号尽可能保持一致的方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。

3.防止电磁干扰

1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。
2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。
3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。
4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。
5).在高频工作的电路，要考虑元件之间的分布参数的影响。

4. 抑制热干扰

1).对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。
2).一些功耗大的集成块、大或***率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。
3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。
4).双面放置元件时，底层一般不放置发热元件。

5.可调元件的布局

    对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整机的结构要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板于调节的地方。

印制电路板布局原则

1.元件排列规则
　　1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。
　　2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。
　　3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。
　　4).带高电压的元件应尽量布置在调试时手不易触及的地方。
　　5).位于板边缘的元件，离板边缘至少有2个板厚的距离
　　6).元件在整个板面上应分布均匀、疏密一致。

　　2.按照信号走向布局原则
　　1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。
　　2).元件的布局应便于信号流通，使信号尽可能保持一致的方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。

　　3.防止电磁干扰
　　1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。
　　2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。
　　3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。
　　4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。
　　5).在高频工作的电路，要考虑元件之间的分布参数的影响。

　　4. 抑制热干扰
　　1).对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。
　　2).一些功耗大的集成块、大或***率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。
　　3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。
　　4).双面放置元件时，底层一般不放置发热元件。

　　5.可调元件的布局
　　对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整机的结构要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板便于调节的地方。

电子产品PCB设计实用经验问答（二）

Q:
线路板设计如果考虑EMC，必定提高不少成本。请问如何尽可能的达到EMC要求，又不致带太大的成本压力？谢谢。
A:
PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
Q:
在高速PCB设计时为了防止反射就要考虑阻抗匹配，但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到，在原理图的设计时怎样来考虑这个问题？另外关于IBIS模型，不知在那里能提供比较准确的IBIS模型库。我们从网上下载的库大多数都不太准确，很影响仿真的参考性。
A:
在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系， 例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。
IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料，一般可由SPICE模型转换而得 (亦可采用测量， 但限制较多)，而SPICE的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确， 只能不断要求该厂商改进才是根本解决之道。
Q:
通常Protel比较流行，市面上的书也多。请介绍一下Protel,PowerPCB,orCAD等软件的优劣和适用场合。谢谢。
A: 
通常各公司自动布线引擎的算法多多少少都会有各自较喜欢的绕线模式，如果所测试的板子的绕线模式较符合某种算法，则那一个工具所表现的结果可能会较好，这也是为什么每家公司都有他们各自的数据来宣称他们的自动布线是最好的。所以，最好的测试方式就是用贵公司的设计在各家自动布线工具上来跑。测试的指针有绕线的完成率及所花的时间。
仿真工具最重要的是仿真引擎的精确度及对线路的模型与算法是否符合贵公司设计的需求。例如，如果所设计的时钟频率为400MHz，这时仿真工具能否提供正确的AC loss模型就很重要。其它可考虑使用者接口是否方便操作，是否有定制化(customization)的方法，利于batch run。
Q:
我想请问一个问题:因觉机器布的不如意,调整起来反而费时。我一般是用的手工布线,现在搞的PCB板多半要用引脚密度较大的贴片封装芯片,而且带总线的(ABUS,DBUS,CBUS等),因工作频率较高,故引线要尽可能短.自然的就是很密的信号线匀布在小范围面积的板子上。我现感觉到花的时间较多的是调整这些密度大的信号线, 一是调整线间的距离,使之尽可能的均匀。因为在布线的过程中,一般的都时不时的要改线。每改一次都要重新均匀每一根已布好的线的间距。越是布到最后，这种情况越是多。 二是调整线的宽度,使之在一定宽度中尽可能的容下新増加的线。一般一条线上有很多弯曲,一个弯就是一段,手工调整只能一段一段地调整,调整起来也费时间。 我想如果在布线的过程中,能按我的思路先粗粗地手工拉线,完了以后, 软件能从这两个方面帮我自动地调整。或是即便已布完，如要改线，也是粗粗地改一下，然后让软件调整。甚至，到最后我觉的需要调整元件的封装，也就是说整片布线都需要调整，都让软件来干。那样就要快多了.我用的是Protel98。我知道这软件能做自动均匀调整元件封装的距离而不能自动调整线距和线宽。可能是其中的一些功能我还不会用,或是有其他什么办法,在此请教一下。
A:
线宽和线距是影响走线密度其中两个重要的因素。一般在设计工作频率较高的板子时，布线之前需要先决定走线的特性阻抗。在PCB迭层固定的情况下，特性阻抗会决定出符合的线宽。而线距则和串扰(Crosstalk)大小有绝对的关系。最小可以接受的线距决定于串扰对信号时间延迟与信号完整性的影响是否能接受。这最小线距可由仿真软件做预仿真(pre-simulation)得到。也就是说，在布线之前，需要的线宽与最小线距应该已经决定好了，并且不能随意更动，因为会影响特性阻抗和串扰。这也是为什幺大部分的EDA布线软件在做自动布线或调整时不会去动线宽和最小线距。
如果这线宽和最小线距已经设定好在布线软件，则布线调整的方便与否就看软件绕线引擎的能力强弱而定。如果您对蔽公司Expedition有兴趣试看看我们的绕线引擎，请电21-64159380，会有专人为您服务。

电子产品PCB设计实用经验问答（一）

Q:
请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA工具有较好的性能价格比（含仿真）？可否分别说明。
A:
限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范畴来讲，我主张的原则是够用就好。
常规的电路设计，INNOVEDA 的 PADS 就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。
以上观点纯属个人观点！

Q:
当一个系统中既存在有RF小信号，又有高速时钟信号时，通常我们采用数/模分开布局，通过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本来说当然不利，而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点，最后都会接到机壳地上去，从而使得干扰通过接地耦合到前端，这是我们非常头痛的问题，想请教专家这方面的措施。
A:
既有RF小信号，又有高速时钟信号的情况较为复杂，干扰的原因需要做仔细的分析，并相应的尝试用不同的方法来解决。要按照具体的应用来看，可以尝试一下以下的方法。
0：存在RF小信号，高速时钟信号时，首先是要将电源的供应分开，不宜采用开关电源，可以选用线性电源。
1：选择RF小信号，高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式，应该可以。
2：将数字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上。
3：尝试采用滤波的方式去除干扰。
Q:
线路板设计如果考虑EMC，必定提高不少成本。请问如何尽可能的答道EMC要求，又不致带太大的成本压力？谢谢。
A:
在实际应用中仅仅依靠印制板设计是无法从根本上解决问题的，但是我们可以通过印制板来改善它：
合理的器件布局，主要是感性的器件的放置，尽可能的短的布线连接，同时合理的接地分配，在可能的情况下将板上所有器件的 Chassis ground 用专门的一层连接在一起，设计专门的并与设备的外壳紧密相连的结合点。在选择器件时，应就低不就高，用慢不用快的原则。
Q:
我希望PCB方面：
1.做PCB的自动布线。
2.（1）+热分析
3.（1）+时序分析
4.（1）+阻抗分析
5.（1）+（2）+（3）
6.（1）+（3）+（4）
7.（1）+（2）+（3）+（4）
我应当如何选择，才能得到最好的性价比。我希望PLD方面： VHDL编程--》仿真--》综合--》下载等步骤，我是分别用独立的工具好？还是用PLD芯片厂家提供的集成环境好？
A:
目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。
PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。
Q:
pcb设计中需要注意哪些问题？
A:
PCB设计时所要注意的问题随着应用产品的不同而不同。就象数字电路与仿真电路要注意的地方不尽相同那样。以下仅概略的几个要注意的原则。
1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等。这些都会影响信号品质，甚至电磁辐射问题。
2、电源和地相关的走线与过孔(via)要尽量宽，尽量大。
3、不同特性电路的区域配置。良好的区域配置对走线的难易，甚至信号质量都有相当大的关系。
4、要配合生产工厂的制造工艺来设定DRC (Design Rule Check)及与测试相关的设计(如测试点)。
其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如，即便都是数字电路，是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。
Q:
在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的软件。
A: 
一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.
一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地点(chassis ground)。

电子产品PCB设计实用经验问答（四）

Q:
一个系统往往分成若干个PCB，有电源、接口、主板等，各板之间的地线往往各有互连，导致形成许许多多的环路，产生诸如低频环路噪声，不知这个问题如何解决？
A:
我没有太多使用这些软件的经验, 以下仅提供几个比较的方向：
1、使用者的接口是否容易操作；
2、推挤线的能力(此项关系到绕线引擎的强弱)；
3、铺铜箔编辑铜箔的难易；
4、走线规则设定是否符合设计要求；
5、机构图接口的种类；
6、零件库的创建、管理、调用等是否容易；
7、检验设计错误的能力是否完善；

Q:
首先谢谢专家对本人上一个问题的解答。这次想请教关于仿真的问题。关于RF电路的PCB仿真，特别是涉及到EMC方面的仿真，我们正在寻求合适的工具。目前在用的Agilent的ADS工具不少人觉得技术支持不够。
A:
提供两个厂商给你参考：
1、APSim ()
2、Ansoft ()

Q:
（1）PROTEL98 中如何干预自动布线的走向？（2）PROTEL98 中PCB板上已经有手工布线，如何设置，在自动布线时才能不改变PCB板上已经布好的线条？
A: 
抱歉，我没有使用Protel的经验所以无法给你建议。

Q:
当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，并分别在一点相连。这样，一块PCB板上的地将被分割成多块，而且如何相互连接也大成问题。但有人采用另外一种办法，即在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个PCB板地不做分割，数/模地都连到这个地平面上，这样做有何道理，请专家指教。
A:
将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。另外，数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉，则返回电流所产生的噪声便会出现在模拟电路区域内。

Q:
请问专家GSM手机PCB设计有什么要求和技巧?
A:
手机PCB设计上的挑战在于两个地方：一是板面积小，二是有RF的电路。因为可用的板面积有限，而又有数个不同特性的电路区域，如RF电路、电源电路、 话音模拟电路、一般的数字电路等，它们都各有不同的设计需求。
1、首先必须将RF与非RF的电路在板子上做适当的区隔。因为RF的电源、地、及阻抗设计规范较严格。
2、因为板面积小，可能需要用盲埋孔(blind/buried via)以增加走线面积。
3、注意话音模拟电路的走线，不要被其它数字电路，RF电路等产生串扰现象。 除了拉大走线间距外，也可使用ground guard trace抑制串扰。
4、适当做地层的分割， 尤其模拟电路的地要特别注意，不要被其它电路的地噪声干扰。
5、注意各电路区域信号的回流电流路径(return current path)， 避免增加串扰的可能性。

过孔对信号传输的影响

一．过孔的基本概念

　　过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。

　　从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。

　　从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，如果一块正常的6层PCB板的厚度（通孔深度）为50Mil，那么，一般条件下PCB厂家能提供的钻孔直径最小只能达到8Mil。随着激光钻孔技术的发展，钻孔的尺寸也可以越来越小，一般直径小于等于6Mils的过孔，我们就称为微孔。在HDI（高密度互连结构）设计中经常使用到微孔，微孔技术可以允许过孔直接打在焊盘上（Via-in-pad），这大大提高了电路性能，节约了布线空间。

　　过孔在传输线上表现为阻抗不连续的断点，会造成信号的反射。一般过孔的等效阻抗比传输线低12%左右，比如50欧姆的传输线在经过过孔时阻抗会减小6欧姆（具体和过孔的尺寸，板厚也有关，不是绝对减小）。但过孔因为阻抗不连续而造成的反射其实是微乎其微的，其反射系数仅为：(44-50)/(44+50)=0.06，过孔产生的问题更多的集中于寄生电容和电感的影响。

二、过孔的寄生电容和电感

　　过孔本身存在着寄生的杂散电容，如果已知过孔在铺地层上的阻焊区直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：C=1.41εTD1/(D2-D1)。

　　过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用的过孔焊盘直径为20Mil（钻孔直径为10Mils），阻焊区直径为40Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF；这部分电容引起的上升时间变化量大致为：T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps。

　　从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，就会用到多个过孔，设计时就要慎重考虑。实际设计中可以通过增大过孔和铺铜区的距离（Anti-pad）或者减小焊盘的直径来减小寄生电容。

　　过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的经验公式来简单地计算一个过孔近似的寄生电感：L=5.08h[ln(4h/d)+1]。

　　其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH。

　　如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。

三、如何使用过孔

　　通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：

　　1．从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。必要时可以考虑使用不同尺寸的过孔，比如对于电源或地线的过孔，可以考虑使用较大尺寸，以减小阻抗，而对于信号走线，则可以使用较小的过孔。当然随着过孔尺寸减小，相应的成本也会增加。

　　2．上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。

　　3．PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。

　　4．电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好。可以考虑并联打多个过孔，以减少等效电感。

　　5．在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上放置一些多余的接地过孔。

　　6．对于密度较高的高速PCB板，可以考虑使用微型过孔。

良好的EMC性能的PCB布线要点

v提起PCB布线，许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线，横平竖直，既美观又短捷；还有个传统经验是：只要空间允许，走线越粗越好。可以明确地说，这些经验在注重EMC的今天已经过时。

　　要使单片机系统有良好的EMC性能，PCB设计十分关键。一个具有良好的EMC性能的PCB，必须按高频电路来设计——这是反传统的。单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高，但是EMI的频率是高的，EMC测试的模拟干扰频率也是高的[5]。要有效抑制EMI，顺利通过EMC测试，PCB的设计必须考虑高频电路的特点。PCB按高频电路设计的要点是：

　  （1）要有良好的地线层。良好的地线层处处等电位，不会产生共模电阻偶合，也不会经地线形成环流产生天线效应；良好的地线层能使EMI以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板，一层专门用作线地层；如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线。

　　（2）保持足够的距离。对于可能出现有害耦合或幅射的两根线或两组或要保持足够的距离，如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。

　　（3）长线加低通滤波器。走线尽量短捷，不得已走的长线应当在合理的位置插入C、RC或LC低通滤波器。

　　（4）除了地线，能用细线的不要用粗线。因为PCB上的每一根走线既是有用信号的载体，又是接收幅射干扰的干线，走线越长、越粗，天线效应越强。

印制电路板工艺设计规范