1:实模式：
寻址采用和8086相同的16位段和偏移量，最大寻址空间1MB，最大分段64KB。可以使用32位指令。32位的x86 CPU用做高速的8086。
2:保护模式：
寻址采用32位段和偏移量，最大寻址空间4GB，最大分段4GB (Pentium Pre及以后为64GB)。在保护模式下CPU可以进入虚拟8086方式，这是在保护模式下的实模式程序运行环境。
虚拟80806方式简要说明：
第一:实模式下程序的运行回顾
程序运行的实质是什么？其实很简单，就是指令的执行，显然CPU是指令得以执行的硬件保障，那么CPU如何知道指令在什么地方呢？对了，80x86系列是使用CS寄存器配合IP寄存器来通知CPU指令在内存中的位置。
程序指令在执行过程中一般还需要有各种数据,80x86系列有DS、ES、FS、GS、SS等用于指示不同用途的数据段在内存中的位置。
程序可能需要调用系统的服务子程序，80x86系列使用中断机制来实现系统服务。
总的来说，这些就是实模式下一个程序运行所需的主要内容（其它如跳转、返回、端口操作等相对来说比较次要。）
第二：保护模式---从程序运行说起
无论实模式还是保护模式，根本的问题还是程序如何在其中运行。因此我们在学习保护模式时应该时刻围绕这个问题来思考。
和实模式下一样，保护模式下程序运行的实质仍是“CPU执行指令，操作相关数据”，因此实模式下的各种代码段、数据段、堆栈段、中断服务程序仍然存在，且功能、作用不变。那么保护模式下最大的变化是什么呢？答案可能因人而异，我的答案是“地址转换方式”变化最大。
第三：地址转换方式比较
先看一下实模式下的地址转换方式，假设我们在ES中存入0x1000，DI中存入0xFFFF,那么ES:DI=0x1000*0x10+0xFFFF=0x1FFFF，这就是众所周知的“左移4位加偏移”。
那么如果在保护模式下呢？假设上面的数据不变ES=0x1000，DI=0xFFFF，现在ES:DI等于什么呢？
公式如下：（注：0x1000=1000000000000b= 10 0000 0000 0 00）
ES：DI=全局描述符表中第0x200项描述符给出的段基址+0xFFFF
现在比较一下，好象是不一样。再仔细看看，又好象没什么区别！为什么说没什么区别，因为我的想法是，既然ES中的内容都不是真正的段地址，凭什么实模式下称ES为“段寄存器”，而到了保护模式就说是“选择子”？
其实它们都是一种映射，只是映射规则不同而已：在实模式下这个“地址转换方式”是“左移4位”；在保护模式下是“查全局/局部描述表”。前者是系统定义的映射方式，后者是用户自定义的转换方式。而它影响的都是“”
从函数的观点来看，前者是表达式函数，后者是列举式函数：
实模式： F(es-->segment)={segment |segment=es*0x10}
保护模式：F(es-->segment)={segment |(es,segment)∈GDT/LDT}
其中GDT、LDT分别表示全局描述符表和局部描述符表。
第四：保护模式基本组成
保护模式最基本的组成部分是围绕着“地址转换方式”的变化增设了相应的机构。
1、数据段
前面说过，实模式下的各种代码段、数据段、堆栈段、中断服务程序仍然存在，我将它们统称为“数据段”，本文从此向下凡提到数据段都是使用这个定义。
2、描述符
保护模式下引入描述符来描述各种数据段，所有的描述符均为8个字节（0-7)，由第5个字节说明描述符的类型，类型不同，描述符的结构也有所不同。
若干个描述符集中在一起组成描述符表，而描述符表本身也是一种数据段，也使用描述符进行描述。
从现在起，“地址转换”由描述符表来完成，从这个意义上说，描述符表是一张地址转换函数表。
3、选择子
在实模式下，逻辑地址空间中存储单元的地址由段值和段内偏移两部分组成。在保护方式下，虚拟地址空间(相当于逻辑地址空间)中存储单元的地址由段选择子和段内偏移两部分组成。与实模式相比，保护模式下的段选择子代替了段值。
段选择子是一个2字节的数，共16位，其格式如下表所示。从表中可见，段选择子的高13位是描述符索引(Index)。所谓描述符索引是指描述符在描述符表中的序号。段选择子的第2位是引用描述符表指示位，标记为TI(Table Indicator)，TI=0指示从全局描述符表GDT中读取描述符；TI=1指示从局部描述符表LDT中读取描述符。
选择子图示:
|
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
描述符索引 |
TI |
RPL |
选择子确定描述符，描述符确定段基地址，段基地址与偏移之和就是线性地址。所以，虚拟地址空间中的由选择子和偏移两部分构成的二维虚拟地址，就是这样确定了线性地址空间中的一维线性地址。
有了以上三个概念之后可以进一步工作了，现在程序的运行与实模式下完全一样！！！各段寄存器仍然给出一个“段值”，只是这个“假段值”到真正的段地址的转换不再是“左移4位”，而是利用描述符表来完成。但现在出现一个新的问题是：
系统如何知道GDT/LDT在内存中的位置呢？
为了解决这个问题，显然需要引入新的寄存器用于指示GDT/LDT在内存中的位置。在80x86系列中引入了两个新寄存器GDTR和LDTR，其中GDTR用于表示GDT在内存中的段地址和段限（就是表的大小），因此GDR是一个48位的寄存器，其中32位表示段地址，16位表示段限（最大64K，每个描述符8字节，故最多有64K/8=8K个描述符【这就是为什么选择子中描述符索引要占13位的原因】）。LDTR用于表示LDT在内存中的位置，但是因为LDT本身也是一种数据段，它必须有一个描述符，且该描述符必须放在GDT中，因此LDTR使用了与DS、ES、CS等相同的机制，其中只存放一个“选择子”，通过查GDT表获得LDT的真正内存地址。
对了，还有中断要考虑，在80x86系列中为中断服务提供中断/陷阱描述符，这些描述符构成中断描述符表（IDT），并引入一个48位的全地址寄存器存放IDT的内存地址。理论上IDT表同样可以有8K项，可是因为80x86只支持256个中断，因此IDT实际上最大只能有256项（2K大小）。
第五：对于新增寄存器的介绍
1.全局描述符表寄存器GDTR
GDTR长48位，其中高32位为基地址，低16位为界限。由于GDT 不能有GDT本身之内的描述符进行描述定义，所以处理器采用GDTR为GDT这一特殊的系统段提供一个伪描述符。
GDTR中的段界限以字节为单位。由于段选择子中只有13位作为描述符索引，而每个描述符长8个字节，所以用16位的界限足够[2^16 / 8 = 2^13]。
2.局部描述符表寄存器LDTR
局部描述符表寄存器LDTR规定当前任务使用的局部描述符表LDT。LDTR类似于段寄存器，由程序员可见的16位的寄存器和程序员不可见的高速缓冲寄存器组成。实际上，每个任务的局部描述符表LDT作为系统的一个特殊段，由一个描述符描述。而用于描述符LDT的描述符存放在GDT中。在初始化或任务切换过程中，把描述符对应任务LDT的描述符的选择子装入LDTR，处理器根据装入LDTR可见部分的选择子，从GDT中取出对应的描述符，并把LDT的基地址、界限和属性等信息保存到LDTR的不可见的高速缓冲寄存器中。随后对LDT的访问，就可根据保存在高速缓冲寄存器中的有关信息进行合法性检查。
LDTR寄存器包含当前任务的LDT的选择子。所以，装入到LDTR的选择子必须确定一个位于GDT中的类型为LDT的系统段描述符，也即选择子中的TI位必须是0，而且描述符中的类型字段所表示的类型必须为LDT。
|
|
BIT47—BIT16 |
BIT15—BIT0 |
|
全局描述符表寄存器GDTR |
基地址 |
界限 |
|
中断描述符表寄存器IDTR |
基地址 |
界限 |
|
|
BIT15—BIT0 |
BIT31—BIT0 |
BIT31—BIT0 |
BIT11—BIT0 |
|
局部描述符表寄存器LDTR |
选择子 |
基地址 |
界限 |
属性 |
|
任务状态段寄存器TR |
选择子 |
基地址 |
界限 |
属性 |
3.段描述符高速缓冲寄存器
在实模式下，段寄存器含有段值，为访问存储器形成物理地址时，处理器引用相应的某个段寄存器并将其值乘以16，形成20位的段基地址。在保护模式下，段寄存器含有段选择子，如上所述，为了访问存储器形成线性地址时，处理器要使用选择子所指定的描述符中的基地址等信息。为了避免在每次存储器访问时，都要访问描述符表而获得对应的段描述符，从80286开始每个段寄存器都配有一个高速缓冲寄存器，称之为段描述符高速缓冲寄存器或描述符投影寄存器，对程序员而言它是不可见的。每当把一个选择子装入到某个段寄存器时，处理器自动从描述符表中取出相应的描述符，把描述符中的信息保存到对应的高速缓冲寄存器中。此后对该段访问时，处理器都使用对应高速缓冲寄存器中的描述符信息，而不用再从描述符表中取描述符。
各段描述符高速缓冲寄存器之内容如下表所示。其中，32位段基地址直接取自描述符， 32位的段界限取自描述符中20位的段界限，并根据描述符属性中的粒度位转换成以字节为单位。其它十个特性根据描述符中的属性而定，“Y”表示“是”，“N”表示“否” ，“R”表示必须可读，“W”表示必须可写，“P”表示必须存在，“D”表示根据描述符中属性而定。
段描述符高速缓冲寄存器再处理器内，所以可对其进行快速访问。绝大多数情况下，对存储器的访问是在对应选择子装入到段寄存器之后进行的，所以，使用段描述符高速缓冲寄存器可以得到很好的执行性能。
段描述符高速缓冲寄存器之内保存的描述符信息将一直保存到重新把选择子装载到段寄存器时再更新。程序员尽管不可见段描述符高速缓冲寄存器，但必须注意到它的存在和它的上述更新时机。例如，在改变了描述符表中的某个当前段的描述符后，也要更新对应的段描述符高速缓冲寄存器的内容，即使段选择子未作改变，这可通过重新装载段寄存器实现
第六：新要求---任务篇
前面介绍了保护模式的基本问题，也是核心问题，解决了上面的问题，程序就可以在保护模式下运行了。
但众所周知80286以后在保护模式下实现了对多任务的硬件支持。我的第一反应是：为什么不在实模式下支持多任务，是不能还是不愿？
思考之后，我的答案是：实模式下能实现多任务（也许我错了）。因为多任务的关键是有了描述符，可以给出关于数据段的额外描述，如权限等，进而在这些附加信息的基础上进行相应的控制，而实模式下缺乏描述符，但假设我们规定各段的前2个字节或若干字节用于描述段的附加属性，我觉得和使用描述符这样的机制没有本质区别，如果再附加其他机制……
基于上述考虑，我更倾向于认为任务是独立于保护模式之外的功能。下面我们来分析一下任务。任务的实质是什么呢？很简单，就是程序嘛！！所谓任务的切换其实就是程序的切换！！
现在问题明朗了。实模式下程序一个接一个运行，因此程序运行的“环境”不必保存；保护模式下可能一个程序在运行过程中被暂停，转而执行下一个程序，我们要做什么？很容易想到保存程序运行的环境就行了，比如各寄存器的值等。
显然这些“环境”数据构成了一类新的数据段（即TSS）。延用前面的思路，给这类数据段设置描述符（TSS描述符），将该类描述符放在GDT中（不能放在LDT中，因为80x86不允许），最后再加一个TR寄存器用于查表。TR是一个起“选择子”作用的寄存器，16位。
好了，任务切换的基本工作就是将原任务的“环境”存入TSS数据段，更新TR寄存器，系统将自动查GDT表获得并装载新任务的“环境”，然后转到新任务执行。
第七：附加要求---分页篇
为什么叫附加要求，因为现在任务还不能很好地工作。前面说过，任务实质上是程序，不同的程序是由不同的用户写的，所有这些程序完全可能使用相同的地址空间，而任务的切换过程一般不会包括内存数据的刷新，不是不可能，而是如果那样做太浪费了。因此必须引入分页机制才可能有效地完成对多任务的支持。
分页引入的主要目标就是解决不同任务相互之间发生地址冲突的问题。分页的实质就是实现程序内地址到物理地址的映射，这也是一个“地址转换”机制，同样可以使用前面的方案（即类似GDT的做法）：首先建立页表这样一种数据段，在80x86中使用二级页表方案，增设一个CR3寄存器用于存放一级页表（又称为页目录）在内存中的地址，CR3共32位，其低12位总是为零，高20位指示页目录的内存地址，因此页目录总是按页对齐的。CR3作为任务“环境”的一部分在任务切换时被存入TSS数据段中。
当然还得有相应的缺页中断机制及其相关寄存器CR2（页故障线性地址寄存器）。
第八：总结
保护模式下增加了什么？
1、寄存器：GDTR、LDTR、IDTR、TR、CR3
2、数据段：描述符表(GDT、LDT) 任务数据段(TSS) 页表(页目录 二级页表)
3、机 制：权限检测(利用选择子/描述符/页表项的属性位)
线性地址到物理地址的映射
第九：常用名词解释
前面内容中出现过的不再解释。
1、RPL：选择子当中的权限位确定的权限
2、CPL：特指CS中的选择子当中的权限位确定的权限
3、EPL：EPL=Max(RPL,CPL),即RPL和CPL中数值较大的，或说权限等级较小的
4、DPL：描述符中的权限位确定的权限
5、P L ：泛指以上4种特权级
6、任务特权： =CPL
7、I/O特权： 由EFLAGS寄存器的位13、14确定的权限
8、一致代码段： 一种特殊的代码段，它在CPL>=DPL时允许访问
正常的代码段在CPL=DPL RPL<=DPL时才允许访问
9、IA32 : 32 bits Intel Architecture (32位带宽Intel构架)
IA64 : 64 bits Intel Architecture (64位带宽Intel构架)
i386 : Intel 386 ( 老的386机器，也泛指IA32体系的CPU)
i486 : Intel 486
i586 : Intel 586 ( Pentium ,K6 级别CPU )
i686 : Intel 686 ( Pentium II, Pentium III , Pentim 4, K7 级别CPU )
以上的86 也可以叫做 x86， 通称说 x86也是指 IA32构架CPU
第十：参考文献
1、http://www.c51bbs.com/c51blog/user1/13968/archives/2007/9636.shtml
2、http://blog.chinaunix.net/u/16292/showart_396896.html
