研发人员的ESD设计

研发人员的ESD设计--转载zsqt8888 发表于 2010-8-16 15:00:000开篇

   之前项目遇到ESD导致LCD白屏问题，找遍了介绍EMC设计的数据和网上关于ESD的资料，均没有有效地从硬件上解决问题。最终，和网上部分同仁说的方法一样，使用软件方法解决了。一直比较懒惰，半年了，终于狠下决心准备从研发的角度来总结下ESD问题。

       静电是人们非常熟悉的一种自然现象。静电的许多功能已经应用到军工或民用产品中，如静电除尘、静电喷涂、静电分离、静电复印等。然而，静电放电ESD（Electro-Static Discharge）却又成为电子产品和设备的一种危害，造成电子产品和设备的功能紊乱甚至部件损坏。通常人们能感觉到的ESD电压大于3000V，能听到的ESD电压大于6000V，能看到的ESD电压大于8000V。ESD电压虽高，但能量较少，通常人感觉不到它的存在，这也很难对人体造成伤害，但是对电子元器件却可以。

现代半导体器件的规模越来越大，工作电压越来越低，导致了半导体器件对外界电磁骚扰敏感程度也大大提高。SD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。目前，常需要满足的标准是IEC61000-4-02。

1静电的成因及其危害

       静电是两种介电系数不同的物质磨擦时，正负极性的电荷分别积累在两个特体上而形成。当两个物体接触时，其中一个趋从于另一个吸引电子，因而二者会形成不同的充电电位。就人体而言，衣服与皮肤之间的磨擦发生的静电是人体带电的主要因之一。

     静电源与其它物体接触时，依据电荷中和的机理存在着电荷流动，传送足够的电量以抵消电压。在高速电量的传送过程中，将产生潜在的破坏电压、电流以及电磁场，严重时将其中物体击毁，这就是静电放电。国家标准中定义：静电放电是具有不同静电电位的特体互相靠近或直接接触引起的电荷转移（GB/T4365-1995），一般用ESD表示。ESD会导致电子设备严重损坏或操作失常。

     静电对器件造成的损坏有显性和隐性两种。隐性损坏在当时看不出来，但器件变得更脆弱，在过压、高温等条件下极易损坏。

     ESD两种主要的破坏机制是：由ESD电流产生热量导致设备的热失效；由ESD感应出过高电压导致绝缘击穿。两种破坏可能在一个设备中同时发生，例如，绝缘击穿可能激发大的电流，这又进一步导致热失效。 除容易造成电路损害外，静电放电也极易对电子电路造成干扰。静电放电对电子电路的干扰有二种方式。一种是传导干扰，另一种是辐射干扰。

2 ESD防护

       在进行ESD防护前，我们有必要啰嗦下ESD的测试标准IEC61000-4-02。ESD测试分为接触放电和空气放电，等级一般分为4级。对于接触放电，最高等级4要求测试电压为8KV；对于空气放电，最高等级4要求测试电压为15KV。ESD测试电压精度要求误差低于5%。通常ESD放电的电压上升时间在0.7~1ns间，保持时间至少5秒。其放电电流与时间的关系如下图所示，放电电流可高达30A~37A左右。通常ESD能量在开始放电的前30ns内释放完。IEC61000-4-02标准要求测试时，正负电压放电次数最少3次，间隔1秒。当然，国际标准的测试要求是最低要求，通常各公司的出厂要求更高一些。

2.1 产品的结构设计

     如果将释放的静电看成是洪水的话，那么主要的解决方法与治水类似，就是“堵”和“疏”。堵就是我们在设计产品时，尽量将ESD敏感部件远离静电放电区域。如果我们设计的产品有一个理想的壳体是密不透风的，静电也就无从而入，当然不会有静电问题了(但需要注意，部分材料会在静电放电时产生电离)。但实际的壳体在合盖处常有缝隙，而且许多还有金属的装饰片，所以一定要加以注意。

其一，用“堵”的方法。尽量增加壳体的厚离，即增加外壳到电路板之间的距离，或者通过一些等效方法增加壳体气隙的距离，这样可以避免或者大大减少ESD的能量强度。

      通过结构的改进，可以增大外壳到内部电路之间气隙的距离从而使ESD的能量大大减弱。根据经验，1mm的空气距离可以衰减1KV的ESD能量。

       其二，用“疏”的方法，可以用EMI油漆喷涂在壳体的内侧。EMI油漆是导电的，可以看成是一个金属的屏蔽层，这样可以将静电导在壳体上；再将壳体与PCB（Printed Circuit Board）的地连接，将静电从地导走。这样处理的方法除了可以防止静电，还能有效抑制EMI的干扰。如果有足够的空间，还可以用一个金属屏蔽罩将其中的电路保护起来，金属屏蔽罩再连接PCB的GND。若是浮地设备，这一点很难做到。

     总之，ESD设计壳体上需要注意很多地方，首先是尽量不让ESD进入壳体内部，最大限度地减弱其进入壳体的能量。对于进入壳体内部的ESD尽量将其从GND导走，不要让其危害电路的其它部分。壳体上的金属装饰物使用时一定要小心，因为很可能带来意想不到的结果，需要特别注意。

2.2产品原理图设计

     产品的连接器接口、各种外围接口器件容易受到ESD的影响。通常做法是谨慎选用ESD敏感的器件。这方法通常并不一定能保证解决问题，此时通常的做法是加入ESD放电管、压敏电阻、电容等以进行处理。

     选用参数的设计后面再补充，呵呵。

 

2.3产品的PCB设计

     现在产品的PCB（Printed Circuit Board）都是高密度板，通常为4层板。随着密度的增加，趋势是使用6，8层板，其设计一直都需要考虑性能与面积的平衡。一方面，越大的空间可以有更多的空间摆放元器件，同时，走线的线宽和线距越宽，对于EMI、音频、ESD等各方面性能都有好处。另一方面，数码产品设计的小巧又是趋势与需要。所以，设计时需要找到平衡点。就ESD问题而言，设计上需要注意的地方很多，尤其是关于GND布线的设计以及线距，很有讲究。有些产品中ESD存在很大的问题，一直找不到原因，通过反复研究与实验，发现是PCB设计中的出现的问题。为此，这里总结了PCB设计中应该注意的要点：

(2)ESD敏感的期间要远离PCB板卡边缘或者远离易导致ESD放电的区域；

(3)PCB板边（包括通孔Via边界）与其它布线之间的距离应大于0.3mm；

(4)PCB的板边最好全部用GND走线包围；

(5)GND与其它布线之间的距离保持在0.2mm～0.3mm；

(6)Vbat与其它布线之间的距离保持在0.2mm～0.3mm;

(7)重要的线如Reset、Clock等尽量优先布线，与其它布线之间的距离应大于0.3mm;

(8)大功率的线与其它布线之间的距离保持在0.2mm～0.3mm；

(9)不同层的GND之间应有尽可能多的通孔（VIa）相连；

(10)在最后的铺地时应尽量避免尖角，有尖角应尽量使其平滑。

2.3程序设计

       在解决ESD问题时，使用程序进行解决的方式常被介绍ESD的书籍所忽略。其实，通过程序控制，解决ESD导致的问题成本开销更低，有时还是唯一的途径。比如，MCU定时重新配置外围ESD敏感的器件。作者项目中的ESD导致的LCD白屏的问题即是由于程序原因导致的。该LCD使用串口方式与MCU通信，很多不成熟的做法就是在LCD初始化时，直接将片选信号CS拉到有效电平即可，以后都不再对其进行控制。作者的项目起初也这样，其实这将很容易导致ESD问题，因为当CS有效时，ESD很可能会干扰到时钟信号CLK，这导致了错误地向LCD写入数据或命令，这样导致LCD白屏问题很正常。在发现此问题后，作者通过在操作MCU与LCD通信时，严格按照LCD屏的时序图进行控制CS信号，成功解决了ESD导致的LCD白屏问题。通过分析发现在有效使用LCD的CS信号后，可以将ESD产生危害的可能性降低到2%左右。该数据有赖于具体的应用平台，我只在这指出了自己设计的产品可能发生ESD问题的概率。

 

本文来自：我爱研发网(52RD.com) - R&D大本营
详细出处：#