Chinaunix首页 | 论坛 | 博客
  • 博客访问: 376999
  • 博文数量: 38
  • 博客积分: 3071
  • 博客等级: 中校
  • 技术积分: 423
  • 用 户 组: 普通用户
  • 注册时间: 2007-02-15 11:11
文章分类

全部博文(38)

文章存档

2017年(1)

2011年(1)

2010年(5)

2009年(6)

2008年(3)

2007年(22)

我的朋友

分类:

2007-03-03 15:17:12

分类:

- ARM7 系列
ARMv4T intruction set (but ARM7EJ use ARMv5TE)
Core:ARM7TDMI 、 ARM7TDMI-S 、ARM720T 、 ARM7EJ
No MMU
三级流水线
- ARM9 系列
ARMv4T intruction set
Core:ARM920T 、 ARM922T 和 ARM940T
5 级整数流水线
- ARM9E 系列
ARMv5TE intruction set
Core:ARM926EJ-S 、 ARM946E-S 和 ARM966E-S
支持 DSP 指令集,适合于需要高速数字信号处理的场合
5 级整数流水线
- ARM10E 系列
ARMv5TE
Core: ARM1020E 、 ARM1022E 和 ARM1026EJ-S
支持 DSP 指令集,适合于需要高速数字信号处理的场合
6 级整数流水线
- ARM11
ARMv6
Core:ARM1136J、ARM1156、ARM1176、ARM11 MPCore
SIMD, Jazelle DBX, (VFP)
8 级整数流水线,单指令发射,分支预测,非阻塞(NON-BLOCKING)和缺失命中
(HIT-UNDER-MISS)操作,
并行流水线,乱序完成(OUT-OF-ORDER COMPLETION),
局部使用64位结构

- Cortex
ARMv7
Core:Cortex-A8,Cortex-R4,Cortex-M3
超标量结构,但并未采用动态替换命令运行顺序的Out-of-Order运行功能,电路更简洁可以控制耗电量
13-stage main integer pipeline 10-stage NEON media pipeline

- Intel 的 Xscale
ARMv5TE
7/8 stage super-pipeline 128 branch target buffer 32k/16k cache,32 ways,hit-under-miss for data 2k mini-data cache 32 entry TLB for DMMU and IMMU 4-8 entry fill buffer and 8 entries Write buffer multiply-accumulate coprocessor: two simultaneous,16bit SIMD,40bit accumulation
- Intel 的 StrongARM   ---Intel StrongARM SA-1100
兼容 ARMv4
名字含义:
T - Thumb状态:16位指令
M - 长乘法支持
D - 对调试的支持(Debug)
I - 嵌入的ICE(In Circuit Emulation)
E - DSP指令支持
J - Java指令支持

常见CPU:
Samsung S3C44B0/S3C4510 --- ARM7
 S3C244x --- ARM920T
S3C2500 --- ARM940T

Marvell 88F5180/88F5181 --Marvell proprietory fully ARMv5TE-compliant,Feroceon CPU core
88E6131 --ARM9
88F6281: Sheeva 88SV131 core, ARMv5TE-compliant

Intel IXP42x --- xScale
Star str9100 -- ARM922-compatible
Conexant CX94615 -- ARM1026EJ-S

TI Puma5    TNETC48xx --- ARM1176-JZ

OMAP3 --- Cortex-A8

阅读(3285) | 评论(1) | 转发(0) |
给主人留下些什么吧!~~