分类: 嵌入式
2013-10-30 02:57:32
原文地址:SPI系统分析 作者:cainiaopei
以时钟极性为0时钟相位为0为例,如图CPOL=0时SCK为低,同时在SCK的第一个上升沿中进行数据采样,然后在接下来的下降沿中进行数据输出。
再以时钟极性为1时钟相位也为1的为例,我们可以找到上图中的CPOL=1,在数据传输之前SCK是为高,再看第三个的时钟相位为1的图,在SCK第一个跳变沿也就是由高到低的过程中对应MOSI和MISO也是处于跳变阶段,此时是在进行数据输出,而在SCK的第二个跳变的时候也就是SCK由低到高的时候,MOSI和MISO处于稳定(保持高或者低状态),这时候进行数据采样。
因此我们可以看出,对于SPI的时钟极性相位的设置决定了其数据传输的时序。
点击(此处)折叠或打开
点击(此处)折叠或打开
点击(此处)折叠或打开
点击(此处)折叠或打开
点击(此处)折叠或打开
点击(此处)折叠或打开