cadence CDL import方法

个人研究出来的结果，网上有很多问这个问题的，但是没有一个统一的方法，转载请注明yylei原创。

cadence CDL import需要提供网表和devmap文件.
1。网表
需要是LVS网表,.
网表格式要求器件名称是1个或者2个字符。
如果是下面格式需要修改：
M1 d g s b pmos_1p8 w=2u l=1u
改为：
M1 d g s b P w=2u l=1u
还有网表开始加上下面几行才可以正常导入diode/res/cap,否则cdl怎么改都不成功：
.PARAM
*.BIPOLAR
*.DIOAREA
*.DIOPERI
*.RESVAL
*.CAPVAL

2。devmap
devmap格式如下:
devMap := nfet nmos2v
propMatch := subType N
propMap := w fingerW l l m m

devMap := pfet pmos2v
propMatch := subType P
propMap := w fingerW l l m m

devMap := diode dioden
propMatch := subType DN

devMap := phyres rpoly_3t

devMap := resistor rpoly_2t

devmap后面nfet指nmos管,nmos2v指PDK库里面器件名称.
对应关系如下：
nmos -> nfet
pmos -> pfet
npn -> npn
pnp -> pnp
2-terminal res -> resistor
3-terminal res -> phyres
capacitor -> capacitor
diode -> diode
这个可以参考transref.pdf,cadence文档里面有。

subtype是cdl里面的器件model，也就是只能1个或者两个字符。
今天发现空格也影响导入，就是:=两边必须加空格。

总的来说其实原始网表通常都需要转换一下，保证器件model只有1到2个字符。然后根据这个model写devmap。

补充:
最近发现pmos的subtype必须是P打头,nmos的subtype必须N打头,也就是只能是Px,Nx了