ASIC设计流程及工具

1.使用语言：VHDL/verilog HDL
2.各阶段典型软件介绍：
输入工具：    Summit ,ultraedit               Summit   公司,ultraedit
仿真工具：   %3

阅读(1713) | 评论(0) | 转发(0) |

0

上一篇：ASIC设计流程及工具

下一篇：数字集成电路设计后端流程