ASIC设计流程及工具-seuzw-ChinaUnix博客

Chinaunix首页 | 论坛 | 博客

嵌入式三人行

首页　| 　博文目录　| 　关于我

博客访问： 203215
博文数量： 67
博客积分： 2720
博客等级：少校
技术积分： 625
用户组：普通用户
注册时间： 2009-10-05 13:53

文章分类

全部博文（67）

感悟点滴（1）
FPGA开发（5）
图像处理（0）
移动开发（14）
视频编解码（11）
嵌入式开发（10）
C/C++程序设计（16）
Linux编程（9）
未分配的博文（1）

文章存档

2011年（1）

2010年（43）

2009年（23）

我的朋友

最近访客

推荐博文

ASIC设计流程及工具

分类：

2010-09-23 21:49:19

1.使用语言：VHDL/verilog HDL
2.各阶段典型软件介绍：
输入工具： Summit ,ultraedit Summit 公司,ultraedit
仿真工具： %3

阅读(1723) | 评论(0) | 转发(0) |

0

上一篇：ASIC设计流程及工具

下一篇：数字集成电路设计后端流程

给主人留下些什么吧！~~

关于我们 | 关于IT168 | 联系方式 | 广告合作 | 法律声明 | 免费注册

Copyright 2001-2010 ChinaUnix.net All Rights Reserved 北京皓辰网域网络信息技术有限公司. 版权所有

感谢所有关心和支持过ChinaUnix的朋友们