Chinaunix首页 | 论坛 | 博客
  • 博客访问: 314686
  • 博文数量: 49
  • 博客积分: 4045
  • 博客等级: 上校
  • 技术积分: 1195
  • 用 户 组: 普通用户
  • 注册时间: 2007-06-15 12:56
文章分类

全部博文(49)

文章存档

2013年(29)

2010年(6)

2009年(6)

2008年(8)

我的朋友

分类: 嵌入式

2013-03-07 17:08:58

    


#include "regs.h"
void clock_init(void)
{
        APLL_LOCK = 0xffff;//第二张图片说明了,一个锁相环倍频时,也就是锁存时间
        APLL_CON = (1 << 31)|(266 << 16)|(3 << 8)|(1 << 0);
        // 第三张图片,表示了对APLL的MPDIV,PDIV,SDIV的配置,这里FOUTapll输出为532M。
        OTHERS |= (1 << 6);//第三张图片,同步,表示用APLL输出
        MISC_CON &= ~(1 << 19);// 第三张图片
        CLK_DIV0 = (1 << 9)|(1 << 8)|(3 << 12);//第一张图片表示了各个*_RATIO的配置。
        HCLK_GATE = ~0;//开启HCLK总线
        PCLK_GATE = ~0;
        CLK_SRC |= (1 << 0);// 开启APLL锁相环
}




阅读(390) | 评论(0) | 转发(0) |
给主人留下些什么吧!~~