君子求诸己,小人求诸人。
全部博文(13)
分类: 嵌入式
2013-03-05 12:42:39
#include "regs.h"
void clock_init(void)
{
APLL_LOCK = 0xffff;//第二张图片说明了,一个锁相环倍频时,也就是锁存时间
APLL_CON = (1 << 31)|(266 << 16)|(3 << 8)|(1 << 0);
// 第三张图片,表示了对APLL的MPDIV,PDIV,SDIV的配置,这里FOUTapll输出为532M。
OTHERS |= (1 << 6);//第三张图片,同步,表示用APLL输出
MISC_CON &= ~(1 << 19);// 第三张图片
CLK_DIV0 = (1 << 9)|(1 << 8)|(3 << 12);//第一张图片表示了各个*_RATIO的配置。
HCLK_GATE = ~0;//开启HCLK总线
PCLK_GATE = ~0;
CLK_SRC |= (1 << 0);// 开启APLL锁相环
}