发布时间：2015-12-08 15:48:33

在给 FPGA 做逻辑综合和布局布线时，需要在工具中设定时序的约束。通常，在 FPGA　　中都包含有4 种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入　　到输出的纯组合逻辑。通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最　　优化的结果。下面对这几种路径分别进行讨论.........【阅读全文】