对DDR2中总线时序（Post CAS技术中）附加延迟(AL)的理解

一只小菜鸟

首页　| 　博文目录　| 　关于我

ah1990222

博客访问： 128903
博文数量： 44
博客积分： 0
博客等级：民兵
技术积分： 55
用户组：普通用户
注册时间： 2015-04-16 10:13

个人简介

努力成为大神~

文章分类

全部博文（44）

文章存档

2018年（4）

2016年（40）

我的朋友

最近访客

推荐博文

对DDR2中总线时序（Post CAS技术中）附加延迟(AL)的理解

发布时间：2016-08-10 20:31:43

对DDR2中总线时序（Post CAS技术中）附加延迟(AL)的理解......【阅读全文】

阅读(1645) | 评论(0) | 转发(0)

对于嵌入式系统中DDRx初始化的总结

发布时间：2016-08-10 20:29:51

对于嵌入式系统中DDRx初始化的总结......【阅读全文】

阅读(1690) | 评论(0) | 转发(0)

DDR3学习笔记

发布时间：2016-08-10 20:27:50

DDR3学习笔记......【阅读全文】

阅读(2088) | 评论(0) | 转发(0)

* DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）二

发布时间：2016-08-10 20:24:10

1．结构框图：2．管脚功能描述3．状态图：Power on: 上电Reset Procedure: 复位过程Initialization: 初始化ZQCL: 上电初始化后，用完成校准ZQ电阻。ZQCL会触发DRAM内部的校准引擎，一旦校准完成，校准后的值会传递到DRAM的IO管脚上，并反映为输出驱动和ODT阻值。ZQCS: 周期性的校准，能够跟随电压和温度的变化而变化。校准需要更短的时间窗口， &......【阅读全文】

阅读(2495) | 评论(0) | 转发(0)

* DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）一

发布时间：2016-08-10 20:24:01

首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的
内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就
可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）就是逻辑
Bank（Logical Bank，下面简称Bank）。 DDR3内部Bank示意图，这是一个NXN的阵列，B代表Bank......【阅读全文】

阅读(1575) | 评论(0) | 转发(0)

给主人留下些什么吧！~~

留言热议

请登录后留言。

登录注册

感谢所有关心和支持过ChinaUnix的朋友们

16024965号-6