Verilog编写技巧_李怀远-ChinaUnix博客

ChinaUnix

首页　| 　博文目录　| 　关于我

李怀远

博客访问： 85117
博文数量： 29
博客积分： 0
博客等级：民兵
技术积分： 305
用户组：普通用户
注册时间： 2014-03-24 11:07

个人简介

我要当大牛

文章分类

全部博文（29）

Python（1）
工作（0）
Linux高级编程系（0）
工作（0）
FPGA（6）

FPGA配置（1）

一般问题（1）

系统开发（1）

开发工具（1）

Verilog（2）
MATLAB（1）
USRP（5）
课外阅读（0）
计算机（0）
或许有用但没仔细（0）
常识（1）
TCP/IP（1）
C&C++（6）
休闲（0）

第六感（0）
linux（4）

C/C++（1）

软件安装（2）

基本命令使用（0）
未分配的博文（4）

推荐博文

Verilog编写技巧

发布时间：2014-08-29 10:09:09

信号写法1.信号选通：assign write_strobe = write& begintransfer; 2.使能信号是多个其他信号的逻辑与assign control_reg_en = (address == 3'b001)&& write&& chipselect;.........【阅读全文】

阅读(1914) | 评论(0) | 转发(2)

给主人留下些什么吧！~~

留言热议

请登录后留言。

登录注册

感谢所有关心和支持过ChinaUnix的朋友们

16024965号-6