全部博文（516）
发布时间：2013-01-04 17:52:06
在移植bootloader到新嵌入式开发板的过程中经常会碰到初始化DDRx和DDR控制器的问题。而现在较高端的嵌入式CPU中早已集成了DDR2甚至DDR3控制器，这相较于早期使用SDRAM的CPU，在初始化的时候可能会复杂许多。再加上这些代码一般是在系统刚启动的时候运行的，通常为汇编代码，看着那一大坨汇编程序，不免有些恐惧感。但是如果对DDRx内存原理及其与DDRx控制器的关系有些了解的话，这个配置工作其实还是有章可循的。下面我根据自己的开发经验总结如下，但是此处不涉及具体代码，只对一般流程做描述，因为代码必须是和硬件配套的。如果你先看具体代码，......【阅读全文】
发布时间：2013-01-04 17:26:42
首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的 内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就 可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）就是逻辑 Bank（Logical Bank，下面简称Bank）。 DDR3内部Bank示意图，这是一个NXN的阵列，B代表Bank......【阅读全文】
发布时间：2013-01-04 17:24:45
1．结构框图：2．管脚功能描述3．状态图：Power on: 上电Reset Procedure: 复位过程Initialization: 初始化ZQCL: 上电初始化后，用完成校准ZQ电阻。ZQCL会触发DRAM内部的校准引擎， 一旦校准完成，校准后的值会传递到DRAM的IO管脚上，并反映为输出驱动和ODT阻值。ZQCS: 周期性的校准，能够跟随电压和温度的变化而变化。校准需要更短的时间窗口， &......【阅读全文】
