发布时间:2013-01-13 09:59:32
系统架构 本系统组成如下图,FPGA挨个读取24个AD通道中的数据,然后通过UPP方式传送给OMAPL138中的DSP核,经过一系列运算,DSP核通过DSPLINK方式将数据送到ARM核。 FPGA数据读取、存储、传送、数据识别问题 因为OMAPL138需要识别传送上来的数据是对应哪个通道的。所以FPGA对数据必须做一些处理以便于OMAPL138对数据分门别类。 方法一: 在FPGA中生成一个FIFO,挨个读取24个AD通道中的数据按次序存放到FIFO中,F......【阅读全文】
发布时间:2012-12-31 23:30:47
OMAPL138有多种地址数据总线如I2C、SPI、UART,这些接口能够满足一般的低速传送要求,但是在高速协同中却不能满足数据传输的需求。 OMAPL138的高速传输接口即uPP(通用并行接口),专门用于大量数据送入内存或从中读出数据。uPP的传输速率为每时钟周期1个数据字(8位或16位);或者针对双数据速率为每时钟周期2个数据字,但是时钟速率必须减半。uPP时钟速率可以高达处理器时钟速率的一半。对于在300MHz下运行的OMAP-L138处理器,uPP时钟可以达到75MHz。这使吞吐量可以达......【阅读全文】