Chinaunix首页 | 论坛 | 博客
  • 博客访问: 97098
  • 博文数量: 24
  • 博客积分: 431
  • 博客等级: 一等列兵
  • 技术积分: 245
  • 用 户 组: 普通用户
  • 注册时间: 2012-05-24 09:44
文章分类
文章存档

2013年(1)

2012年(23)

发布时间:2012-12-18 20:18:54

    S3C2440A 中的时钟控制逻辑可以产生必须的时钟信号,包括CPU的FCLK,AHB总线外设的HCLK以及APB总线外设的PCLK。S3C2440A 包含两个锁相环(PLL):一个提供给 FCLK、HCLK 和PCLK,另一个专用于USB模块(48MHz)。时钟控制逻辑可以不使用PLL来减慢时钟,并且可以由软件连接或断开各外设模块的时钟,以降低功耗。     锁相环(PLL):时钟发生器之中作为一个电路的MPLL,参考输入信号的频率和相位同步出一个输出信号。用于生成与输入直流电压成比例的输出频率的压控振荡器(VC......【阅读全文】

阅读(1667) | 评论(0) | 转发(0)

发布时间:2012-11-27 22:26:10

......【阅读全文】

阅读(1696) | 评论(0) | 转发(1)

发布时间:2012-11-27 19:16:17

......【阅读全文】

阅读(1540) | 评论(0) | 转发(0)

发布时间:2012-11-01 17:05:45

......【阅读全文】

阅读(1804) | 评论(0) | 转发(0)

发布时间:2012-10-07 17:45:26

......【阅读全文】

阅读(1464) | 评论(0) | 转发(0)
给主人留下些什么吧!~~

aifinsrc2012-10-29 13:50

您好, 剛剛看了您的文章「NAND FLASH实验读ID和随机读写」, 相當精彩可及! 蛋裡面似乎有些function沒有加入, 例如 NF_Enable_RB( ), NF_Send_Cmd...等等, 是否方便您分享source code呢? 若可, 煩請寄到chechia.li@msa.hinet.net / aifinsrc@hotmail.com

若不介意, 是否可以加入我QQ呢: 小拿鐵 aifinsrc@hotmail.com /2494408163

回复  |  举报
留言热议
请登录后留言。

登录 注册