一沙一世界 一树一菩提
发布时间：2021-02-01 13:42:34
本文描述了基于NetBurst架构的P4/P4E的pipeline体系结构。描述了trace cache，instruction decoding， execution unit，Partial register，Store forwarding，dependency，retirement等结构组建。如何高效使用它们以及注意事项。从最底层的硬件和指令级来优化你的代码。......【阅读全文】
发布时间：2021-02-01 15:05:02
本文描述了基于NetBurst架构的P4/P4E的pipeline体系结构。描述了trace cache，instruction decoding， execution unit，Partial register，Store forwarding，dependency，retirement等结构组建。如何高效使用它们以及注意事项。从最底层的硬件和指令级来优化你的代码。......【阅读全文】
发布时间：2020-11-12 09:04:25
intel PPro PII and PIII的流水线,第一款引入乱序执行的微体系架构，取指双缓冲buffer，开始可能难理解的就是IFETCH块的界限问题。同时介绍了寄存器重命名，ROB结构，乱序执行指令以及一些流水线停顿等瓶颈，这一代微体系架构有许多和现在cpu架构相似或者完全还在使用，只不过是升级版的功能。......【阅读全文】
发布时间：2020-10-22 22:29:20
P1和PMMX处理器没有乱序功能。 但是它们可以通过指令配对机制同时执行两个连续的指令。完全配对的两条指令可以分别进入U-pipe和V-pipe同时执行。完全配对的指令可以高效执行，不完全配对的指令可以采用指令在流水线中重叠提高性能。另外，浮点指令也可以重叠执行，不过条件挺苛刻。但是不可否认，第一代奔腾的历史地位。......【阅读全文】
发布时间：2020-10-14 15:39:22
常见intel cpu之间的区别，微架构究竟属于哪一代，是真实升级还是挤牙膏填充市场，你使用的cpu究竟属于哪个架构，支持哪些新特性，这个表可以给你一定的提示和判断。......【阅读全文】
