分类：
2009-12-11 17:24:11
(一)、引言
电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引起的时序及信号完整性问题；第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，PCB板设计有以下三种趋势：
1.高速数字电路(即高时钟频率及快速边沿速率)的设计成为主流。
2.产品小型化及高性能必须面对在同一块PCB板上由于混合信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。
3.设计难度的提高，导致传统的设计流程及设计方法，以及PC上的CAD工具很难胜任当前的技术挑战，因此，EDA软件工具平台从UNIX转移到NT平台成为业界公认的一种趋势。
(二)、高频电路布线技巧
1.高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段．
2.高频电路器件管脚问的引线弯折越少越好．高频电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互问的耦合．
3.高频电路器件管脚的引线越短越好．
4.高频电路器件管脚问的引线层问交替越少越好．也即元件连接过程中所用的过孔(Via)越少越好．据测，一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度．
5.高频电路布线，要注意信号线近距离平行走线所引入的串扰，若无法避免平行分布，可在平行信号线的反面布置大面积地来大幅度减少干扰．同一层内的平行走线几乎无法避免，但是在相邻的两个层走线的方向务必取为相互垂直．
6.对特别重要的信号线或局部单元实施地线包围的措施．
7.各类信号线走线不能形成环路，地线也不能形成电流环路．
8.每个集成电路块(IC)的附近应设置至少一个高频退耦电容，退耦电容尽量靠近器件的Vcc．
9.模拟地线(AGND)、数字地线(DGND)等接往公共地线时要采用高频扼流这一环节．在实际装配高频扼流环节时用的往往是中心穿有导线的高频铁氧体磁珠，可在原理图中把它当做电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合的合适位置上．
(三)、PCB中电磁兼容性(EMC)设计方法
PCB的基材选择及PCB层数的设置、电子元件选择及电子元件的电磁特性、元件布局、元件问互连线的长宽等都制约着PCB的电磁兼容性．PCB上的集成电路芯片(IC)是电磁干扰(EMI)最主要的能量来源．常规的电磁干扰(EMI)控制技术一般包括：元器件的合理布局、连线的合理控制、电源线、接地、滤波电容的合理配置、屏蔽等抑制电磁干扰(EMI)的措施都是很有效的，在工程实践中被广泛应用．
1.高频数字信号线要用短线，一般小于2inch(5cm)，且越短越好．
2.主要信号线最好集中在PCB板中心．
3.时钟发生电路应在PCB板中心附近，时钟扇出应采用菊花链或并联布线．
4.电源线尽可能远离高频数字信号线或用地线隔开，电源的分布必须是低感应的(多路设计)．多层PCB板内的电源层与地层相邻，相当于一个电容，起到滤波作用．同一层上的电源线和地线也要尽可能靠近．电源层四周铜箔应该比地层缩进20倍于两个平面层之间距离的尺寸，以确保系统有更好的EMC性能．地平面不要分割，高速信号线如果要跨电源平面分割，应该紧靠信号线放置几个低阻抗的桥接电容．
5.输入输出端用的导线应尽量避免相邻平行．最好加线间地线，以免发生反馈耦合．
6.当铜箔厚度为50um、宽度为1-1.5mm时，通过2A的电流，导线温度<3℃．PCB板的导线尽可能用宽线，对于集成电路，尤其是数字电路的信号线，通常选用4mil-12mil导线宽度，电源线和地线最好选用大于40mil的导线宽度．导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定，通常选用4mil以上的导线间距．为减小导线间的串扰，必要时可增加导线间的距离，安插地线作为线间隔离．
7.在PCB板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线．低频电路的地应尽量采用单点并联接地，实际布线有因难时可部分串联后再并联接地．实现模拟和数字电源分割，布线不能跨越分割电源之间的间隙，必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上．
8.在PCB中由电源和地造成的电磁兼容性问题主要有两种，一种是电源噪声，另一种是地线噪声．根据PCB板电流的大小，尽量加大电源线宽度，减小环路电阻．同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力．目前，电源和地平面的噪声只能通过对原型产品的测量或由有经验的工程师凭他们的经验把退耦电容的容量设定为默认的值．
(四)、PCB板的静电释放(ESD)设计
许多产品设计工程师通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。如果电子设备不能通过抗静电释放测试，通常最终的方案都要采用昂贵的元器件，还要在制造过程中采用手工装配，甚至需要重新设计。因此，产品的进度势必受到影响。
即使经验丰富的设计工程师，也可能并不知道设计中的哪些部分有利于抗静电释放(ESD)。大多数电子设备在生命期内99％的时间都处于一个充满ESD的环境之中，ESD可能不自人体、家具、甚至设备自身内部。电子设备完全遭受ESD损毁比较少见，然而ESD干扰却很常见，它会导致设备锁死、复位、数据丢失和不可靠。其结果可能是在寒冷干燥的冬季电子设备经常出现故障，但是维修时又显示正常，这样势必影响用户对电子设备及其制造商的信心。
1．ESD产生的机理
一个充电的导体接近另一个导体时，两个导体之间会建立一个很强的电场，产生由电场引起的击穿。当两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时，就会产生ESD电弧。在0.7ns到10ns的时间里，ESD电弧电流会达到几十安培甚至超过100A。ESD电弧会产生一个频率范围在1MHz-500MHz的强磁场，并感性耦合到邻近的每一个布线环路，在距离ESD电弧10cm范围产生15A以上的电流，4KV以上的高压。ESD电弧将一直维持到两个导体接触短路或者电流低到不能维持电弧为止。
2．抗ESD的PCB布局与布线设计
1.尽可能使用多层PCB板结构，在PCB板内层布置专门的电源和地平面。采用旁路和退耦电容。尽量将每一个信号层都紧靠一个电源层或地线层，对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层走线。
2.确保每一个功能电路和各功能电路之间的元器件布局尽可能紧凑，对易受ESD影响的电路或敏感元器件，应该放在靠近PCB板中心的区域，这样其它的电路可以为它们提供一定的屏蔽作用。在能被ESD直接击中的区域，每一个信号线附近都要布一条地线。
3.在ESD容易进入的设备I/O接口处以及人手经常需要触摸或操作的位置，比如复位键、通讯口、开/关机键、功能按键等。通常在接收端放置瞬态保护器、串联电阻或磁珠。
4.要确保信号线尽可能短，信号线的长度大于12inch(30cm)时，一定要平行布一条地线。
5.确保信号线和相应回路之间的环路面积尽可能小，对于长信号每隔几厘米或几英寸调换信号线和地线的位置来减小环路面积。
6.确保电源和地之间的环路面积尽可能小，在靠近集成电路芯片(IC)每一个电源管脚的地方放置一个高频电容。
7.在可能的情况下，要用地填充未使用的区域，每隔<2inch(5cm)距离将所有层的填充地连起来。
8.电源或地平面上开口长度超过8mm时，要用窄的导线将开口两侧连接起来。
9.复位线、中断信号线、或者边沿触发信号线不能布置在靠近PCB板边沿的地方。
10.在PCB板的整个外围四周布置环形地通路，尽可能使所有层的环形地宽度大于100mil(2.54mm)。每隔500mil(12.7mm)用过孔将所有层的环形地连接起来，信号线距离环形地>20mil(0.5mm)。
(五)、高速PCB中的过孔设计
在高速PCB设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：
1.从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内存模块PCB设计来说，选用10/20Mil(钻孔/焊盘)的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2.使用较薄的PCB板有利于减小过孔的两种寄生参数(寄生电容和寄生电感)。
3.PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4.电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5.在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。
