分类：
2009-12-02 11:08:07
三、 RDRAM的具体操作与相关技术
1、 初始化与命令包
RDRAM也有一个控制寄存器，在开机初始化过程中用来对RDRAM芯片进行配置，有的信息由北桥动态写入（如芯片地址、自刷新模式等），有的则是出厂时就设置好不能更改的（如刷新计数、生产商信息、支持的协议版本等）。在初始化之后，RDRAM才能进入正常的工作状态。 RDRAM的读写操作过程与SDRAM基本是一样的，也要进行片选、L-Bank定址、行/列寻址等操作（此时的行就是指RDRAM内存系统中的页），但由于它的每次操作只针对一颗芯片，所以具体操作起来有很大不同，这主要体现在“命令包”的方式上。
RDRAM读取时序图，以PC800为例，400MHz时钟频率。
在上图中，我们可以看到行寻址命令与列寻址（读）命令并没有同时发出，而且各自占用了10ns的时间。我们算一算，对于PC800，10ns相当于8个传输周期。难道是传输有延迟？从行列地址的设计，就能猜到这是一个命令包形式的操作。所谓的命令包，就是将一组命令集合在一起，统一发出。在RDRAM中，行命令包与列命令包都分为两种，一种是正常的读/写操作命令，一种是芯片操作命令（如数据掩码、预充电、刷新、电源管理等）。现在我们就看看行与列读/写命令包都包含哪些信息。
行读/写命令包的信息组成
列读/写命令包的信息组成
至于操作命令包就不在此多说了，因为构成的形式基本就是这样，每次用8个传输周期进行命令发送。而且由于RDRAM的命令代码很多，也比较复杂，在本专题中也不用一一列出，关键在于让大家明白RDRAM的寻址是怎么一回事即可，剩下的具体代码定义，如果有兴趣大家可以自行研究。
2、 操作时序计算
通过上面的时序图，我们可以发现RDRAM计算时序的方法与SDRAM家族不一样，这在比较两者间时序效率时有着关键的影响。
Rambus的时序规定与FPE/EDO内存时一样，在读取时延用了tRAC、tCAC的定义，前者是行访问周期（RAC，RAS Access Cycle/Delay），后者是列访问周期（CAC，CAS Access Cycle/ Delay），你可以把它等同于SDRAM中的CL，但决不能在RDRAM中引入CL这个概念。在写入时则将tCAC替换为tCWD（CAS to Write Delay）。它们的单位都是时钟周期，对于PC800，一个时钟周期就是2.5ns，对于PC1066就是1.876ns了。显然，时钟频率越高，延迟周期就越短。
但是这些时序是从命令包发送完毕开始计算，SDRAM则是在命令发送同时开始计算。因此，在计算RDRAM的操作延迟时，命令包本身占用的时间也必须要考虑进来。
3、 写入延迟与掩码操作
RDRAM为写入设置了专用的延迟tCWD，这并不是被迫而是有意设计的。RDRAM不需要DQS之类的信号进行同步操作，数据是可以立即接受的，但出于总线利用率的考虑，RDRAM加入了写入延迟，它略短于tCAC。在具体操作中，芯片上没有引脚控制写入允许/禁止，一切的命令在命令包中进行定义，所以读命令可以在写过程中发出，经过tCAC后有效。这样在写后读操作中，除了tCAC与tCWD之间的差距外（估计是留给写回的时间），几乎没有任何停顿，而不像SDR/DDR SDRAM中有较大延迟。
在写入过程中，数据都是先存在写入缓冲区中，这个操作的目的在于等待掩码的控制。RDRAM的数据掩码只对写入有效，当收到掩码命令后，RDRAM将指定的引脚数据从缓冲区中删除，之后再进行真正的写入。
