Virtex II PRO 开发板使用参考（2）

在FLASH PROM 用户空间编程

 XUP Virtex II Pro 开发板配置有XCF32P的FLASH PROM，里面包括了黄金级配置（Golden configuration）和用户级配置（User configuration）。黄金级配置存储在0区（Revision 0，写、擦除保护），用户级配置存储在1区（Revison 1）。

     对XCF32P平台编程需要iMPACT（V6.3.0i或以上）以及接口J8（嵌入式平台USB接口）或者J27（JTAG接口）。Xilinx开发工具生成的.bit文件必须转换成.MKS文件然后才可以下载到FLASH PROM 里面。

1. 启动iMPACT（在Xilinx ISE开发工具中），Operation Mode Selcetion（操作模式的选择）-->Prepare Configuration Files（配置文件）
2. 点击“Next”，选择PROM FILE（PROM 文件）
3. 点击“Next”，选择Xilinx PROM with Design Revisoning Enable using the MCS PROM file Format.
4. 给PRO文件的命名
   注意：不要选择Compress Data（压缩数据），因为XUP Virtex II PRO 开发板硬件不支持该选项。
5. 点击“Next”，生成PROM格式设定界面
6. 在Select a PROM:下拉菜单中选择“XCF32P PROM”，点击“ADD”，然后设定“Nuumber of Revesion”为2。
7. 点击“Next”两次，生成ADD Device File（添加设备文件）界面。
8. 点击“ADD File”，引导至你的设计目录下，选择你设计的.bit文件
9. 点击“OPEN”，并在提示：add another design file to Revison 0时,选择NO。
10. 注意Revision 0是绿色高亮的区域，即Golden 配置存储的区域。当你选择“Golden” 配置时，你只是为Golden 配置在PROM中预留了空间。你的设计文件不会覆盖“Golden”配置，因为它是读/擦除保护。
    如果设计文件中配置启动时钟（Startup Clock）给JTAG，iMPACT 会产生一个警告：“Startup Clock will be changed to CCLK in the bitstream programmed into the PROM.",该警告可以忽略。
11. 一旦你否定"add another design file to Revision 0“，绿色高亮区域会移动到Revision 1,你就可以在Revision 1中添加你的设计文件。
12. 点击”Open“，当"add another design file to Revision 1.”选择否，点击"Finish“以生成.MCS文件。
13. 当提示是否支持压缩文件，回答否（前面4中已提过）
14. 在iMPACT成功生成MCS文件，选择在”Mode“菜单中选择”Configration Mode“（模式配置）
15. 在运行iMPACT时，应该保证开发板已经上电，并且开发板和主机已经通过JTAG线或者是USB线相连。
16. 选择”Initialize Chain command“,iMPACT在JTAG链上会检测到至少三种设备：1.XCF32P PROM；2. System ACE controller；3.Virtex II Pro FPGA。
17. 为XCF32P PROM选择MCS文件（先前生成的配置文件），点击open。
18. 为system ACE controller 和 Virtex II Pro FPGA 配置成BYPASS。
19. 在XCF32P PROM 图标上点击右键，在菜单中选择”Program“
20. 得到”Advanced PROM Progamming Options“界面
21. 选中”Revison Rev 1“，选择"ER(Erase)“用以擦除先前的用户设计。确认（WP，Wirte Protect）写保护为没有被选上。
22. Operating Mode 设为 Slave（Clocked by external clock), I/O Configuration设置为Parallel Mode.
23. 点击OK，开始对PROM编程。iMPACT会显示一系列的操作情况。
24. 应该确认：CONFIG SOURCE”开关，即SW9中的1拨打ON，2拨到OFF,SW9开关旁边的LED只有“PROM CONFIG”发亮，以指示为“用户配置”。
25. 按下开发板上的“RESET\RELOAD”按钮（SW1），直到“RELOAD”LED（D6）变亮；松开按钮，新的用户配置已经传送到FPGA中。