分类：
2008-03-20 10:50:48
最近几年，随着计算机硬件和软件的快速发展，对先进的计算动态随机存储器()模块的要求一直在迅猛增长。其结果是，今天的DRAM模块的数据率发展的越来越快，存储器密度也越来越高。与此同时，DRAM的体积和功耗还在不断地减小以满足先进计算应用的要求。
本文所讨论的先进DRAM模块是用在PC、工作站、笔记本和服务器系统中的系统级存储器模块。他们存储用于CPU的指令代码和计算结果。所 有的信息在计算机关机后将全部消失。这种易失特性是因为基本的DRAM存储器单元的超简单性所决定的。一个基本的DRAM单元是有一个用做开关的晶体管和 一个用做信息载体的电容器组成的。但是，为了使DRAM模块速度更快、更可靠和密度更高，DRAM单元阵列和它的工作过程必须设计得非常复杂。
已经研发出不少的新技术和架构用于DRAM芯片和模块。因此新型的DRAM模块不断地涌现，而旧的产品不断消失。本文将通过讨论新型的DRAM技术和架构，介绍最新的计算DRAM模块类型。
DIMM和SO-DIMM
为了介绍DARM模块类型，先从其物理外观说起。不同的模块外形被设计用于不同的应用。对于最常见的台式电脑和服务器应用，采用常见的双列 直插存储器模块(DIMM)。之所以将其命名为DIMM，是因为它与过时的单列引脚存储器模块(SIMM)不一样，其引脚位于模块的两侧。这一外形研发背 后的原因是存储器的数据总线从32位演进到了64位。
在笔记本中，为了节省空间，采用小型DIMM(SO-DIMM)甚至是微型DIMM(Micro-DIMM)。他们不仅是体积比常规的 DIMM小，而且所包含的DRAM芯片也较少。另一方面，在一些专用的服务器系统中也会采用定制的DIMM。这类存储器通常体积较大，而且所包含的 DRAM芯片也比常规的DIMM多。
图1：存储器中基本的DRAM单元架构。
图2：奇梦达公司的通用的DIMM和SO-DIMM外形图。
无缓冲和寄存型
为了进一步区分DRAM模块类型，还需要讨论模块接口，即DRAM如何与存储器控制器连接。最简单的接口是用在无缓冲DIMM中的接口，这里DRAM信号被直接送到存储器控制器。
图3：奇梦达公司的寄存式DIMM。
与之不同，在寄存式DIMM中，来自存储器控制器的地址信号和指令信号通常被两片寄存器芯片截取并缓冲。而时钟信号也被DIMM上的锁相环 (PLL)缓冲。这样，所有的控制信号都通过寄存器芯片和PLL芯片送到每个DRAM器件。而也被称为数据请求(DO)数据信号，则与无缓冲DIMM一 样，即直接连接。
图4：奇梦达公司的通道架构。
对于PC和工作站来说，简单的无缓冲接口已经足够，因为通常只有少量的模块插入母板。然而，在服务器系统中，如果没有使用寄存器的话，对系统存储器 的要求要高得多，存储器控制器将不得不驱动大量的DRAM芯片。如果采用寄存器和PLL，则母板芯片的地址和控制端上的负载将减轻很多。不过，寄存式 DIMM的缺点是速度比无缓冲模块要稍慢一些，且成本也较高。
ECC和无ECC
就像最开始所介绍的那样，基本的DRAM单元架构是非常简单的。因此存在单元中的数据会被劣化，比如受外界辐射的影响等。在读写过程中受到 外界噪声或干扰的影响会引起错误。尽管错误概率非常低，在诸如服务器的某些应用中，数据的完整性是极其重要的，错误监测和校正协议是首选的。
错误校正码(ECC)采用一种特定的算法，用来对存入存储位模块中的数据进行编码，其中含有足够的信息，使得劣化的数据信息能够被恢复。 这就需要在模块中使用额外的DRAM芯片，并需要来自存储器控制器的特殊支持。一般的ECC模块是一串64/8单误差校准/双误差校准(SEC/DED) 汉明码。它能轻易地发现单个的错误位并进行校正。双位错误可以发现但不能校正。两位以上的错误极少出现，不过也可能被检测出来，但要取决于这些损坏位的位 置。
因此，为了将ECC用于64位数据总线，必须再提供8片额外的DQ，而且还必须在ECC模块中再添加1~2片DRAM。其结果，与无ECC模块比较，其成本增加了12.5%左右。
SDR、DDR、DDRⅡ和DDRⅢ
计算DRAM模块还可以根据其不同的DRAM架构来区分。SDR 代表单倍数据速率同步DRAM，是一个DRAM的架构，目前仍被广泛地使用。它只在时钟信号的上升沿读写数据。与其对应，双倍数据速率(DDR)SDRAM通过在时钟信号的上升沿和下降沿都传输数据而增加了数据带宽。这样就在不增加时钟频率的情况下将数据率增加了一倍。
表1：SDRAM架构的演进
DDRⅡ架构通过把DRAM I/O频率提高到单元阵列内核频率的一倍来进一步提高了数据率。DDRⅢ将这一比值提高到4倍，从而实现了1Gbps以上的数据率。通过利用最新的半导体技术、复杂的总线方案以及各片的数据选通信号，数据率的持续提高还是可能的。
在演进的背后存在这样一个原因，那就是快速提升DRAM I/O缓冲器的速度要比增加DRAM内核的速度容易得多，它占用了80%的芯片面积。DRAM内核速度慢的原因在于用户期望低成本方案，在这种方案中，那 么多的DRAM单元尽可能地被连接到单根的数据线和编码地址线上。
随着芯片处理技术的发展，用于不同SDRAM架构的电源电压持续下降，从SDR的3.3V到DDRⅢ的1.5V。电压下降的好处是功耗可以大大降低。从表1中可以得到关于更多的有关SDRAM的信息，不过由于篇幅限制，无法就其细节进行更深入的讨论。
FB-DIMM
如前所述，来自存储器控制器的数据线可以按无缓冲和寄存两种方式直接送入每个DRAM芯片。不过，要进一步提高存储密度并提高数据率，总线两端的数据信号将被劣化。为了解决这一问题，业界发明了最新技术，即全缓冲DIMM(FB-DIMM)。
图5：奇梦达公司的FB-DIMM和AMB芯片。
FB-DIMM技术利用模块上的缓冲器(该缓冲器被命名为先进存储缓冲器，即AMB)将直接数据接口分成两个彼此独立的接口。位于缓冲器和DRAM 之间的缓冲器与常规的DIMM一样。它支持目前FB-DIMM平台中的DDRⅡ和未来DDRⅢ。但是，位于存储器控制器与AMB之间的接口从共享并行通道 改变到串行点对点连接。这样以来，使得每个存储器通道可带有多达8个DIMM，而每个存储器控制器可以具有6个通道。
另一方面，FB-DIMM采用不同的路径进行数据发送和接收，这也分别被称作为北行和南行。在点对点的串行通信中，AMB采用10对差分线来接受来自存储器控制器、或北桥的信息，而用另外12~14个差分线对来发送数据。
如上所述，AMB是一个FB-DIMM的核心部分，它照顾了与存储器控制器的串行点对点通信以及后续的FB-DIMM。由于存储器控制器通 过AMB来写DRAM，因此AMB通过缓冲和重发来补偿了信号的劣化。此外，AMB通过扩展ECC到所有的指令和地址信号，可以提供更好的RAS(可靠 性、有效性、实用性)。它还利用位通道失效功能来指示坏的信号通道并从操作中去除，这就大大减少了指令/地址错误。此外，它还在监测到错误时自动修复，并 允许在瞬态错误的情况下不中断操作。目前，Qimonda公司提供DRAM和AMB芯片以及FB-DIMM。
